© Béat Hirsbrunner, University of Fribourg, Switzerland

Präsentation zum Thema: "© Béat Hirsbrunner, University of Fribourg, Switzerland"—  Präsentation transkript:

1 © Béat Hirsbrunner, University of Fribourg, Switzerland
23. November 2005 3.2 Grundlegende digitale logische Schaltungen Integriete Schaltungen (1/2) Auch IC (Integrated Circuit) oder Chip genannt Typischerweise ein Stück Silikon (1*1 cm) Beispiel eines Chip mit vier Gates und 14 Pins nfnfdnfnfn

2 3.2.1 Integriete Schaltungen (2/2)
4 Klassen von Chips (je nach Anzahl von Gates) SSI-Schaltung (Small Scale Integrated): 1 bis 10 Gates MSI-Schaltungen (Medium Scale Integrated): 10 bis 100 Gates LSI-Schaltungen (Large Scale Integrated): 100 bis 100’000 Gates VLSI-Schaltungen (Very Large Scale Integrated): > 100’000 Gates Pins Jeder Pin passt zum Eingang- oder Ausgang eines Gates auf dem Chip oder zum Strom bzw. Zur Masse Uebliche Anzahl von Pins: 14, 16, 18, 20, 22, 24, 28, 40, 64, 68 (und bald 128, …) Die Pins sind auf 2 oder 4 Seiten des Chips angeordnet (oder an der Unterseite) nfnfdnfnfn

3 3.2.2 Kombinationsschaltungen (1/3)
n-Multiplexer Definition. Schaltung mit : - 2n Dateneingänge - n Steuereingänge - 1 Datenausgang Eigenschaft. Jede Wahrheits- tabelle mit n Variablen kann mit einem n-Multiplexer dargestellt werden: jeder Eingang Di wird entweder mit Masse (logische 0) oder mit Vcc (logische 1) verdrahtet. nfnfdnfnfn

4 3.2.2 Kombinationsschaltungen (2/3)
Beispiel: die Mehrheitsfunktion (cf. Fig. 3.3) jeder Eingang Di wird entweder mit Masse (logische 0) oder mit Vcc (logische 1) verdrahtet. nfnfdnfnfn

5 3.2.2 Kombinationsschaltungen (3/3)
Demultiplexer 1 Eingangssignal, n Steuerleitungen, 2n Ausgangsleitungen Ausgang k wird gewählt wenn der binärwert der Steuerleitungen k beträgt Dekodierer n Eingangssignale, 2n Ausgangsleitungen Ausgang k wird gewählt wenn der binärwert der Eingangssignale k beträgt (cf. Fig. 3.13) Komparator 2n Eingangssignale, 1 Ausgangssignal Ausgangssignal = 1 falls alle n Eingangssignale paarweise identisch sind (cf. Fig. 3.14) Programmierte Logik-Arrays (Programmable Logik Array, PLA) … (cf. Fig. 3.15) nfnfdnfnfn

6 Programmierte Logik-Array (PLA)
nfnfdnfnfn

7 3.2.3 Arithmetische Schaltungen (1/5)
Schieber Verschiebung eines bits nach rechts (c=1) oder nach links (c=0) nfnfdnfnfn

8 3.2.3 Arithmetische Schaltungen (2/5)
1-Bit Addierer (Halbaddierer) Nur geeignet für eine einzige 1-Bit Addition nfnfdnfnfn

9 3.2.3 Arithmetische Schaltungen (3/5)
1-Bit Addierer (Voll Addierer) Geeignet für eine Reihe von 1-Bit Additionen nfnfdnfnfn

10 3.2.3 Arithmetische Schaltungen (4/5)
ALU (Arithmetic Logic Unit) F0 F1 Ouptput A and B 1 A or B not B A + B + Carry in (ENA=1, ENB=1, INVA=0) ENA : Enable A ENB : Enable B INVA : Invert (A and ENA) nfnfdnfnfn

11 3.2.3 Arithmetische Schaltungen (5/5)
8-Bit ALU Gebaut mit acht 1-Bit-ALU (auch « Bit-Slice-Prozessoren » genannt) nfnfdnfnfn

12 3.2.4 Taktgeber (Clock) Ein vier-Takt (Fig. a-b) Steigendes C1
Fallendes C1 Fallendes C2 B B Asymmetrischer Takt (Fig. c) A B C • nfnfdnfnfn

13 Dekodierer nfnfdnfnfn

14 Komparator nfnfdnfnfn