3.3 Speicher Latches SR-Latch 1-bit Speicher S Q Q R Q Q

Präsentation zum Thema: "3.3 Speicher Latches SR-Latch 1-bit Speicher S Q Q R Q Q"—  Präsentation transkript:

1 3.3 Speicher 3.3.1 Latches SR-Latch 1-bit Speicher S Q Q R Q Q
© Béat Hirsbrunner, University of Fribourg, Switzerland, 29 November 2006 nfnfdnfnfn

2 Latches Definition. Abhängig vom Wert von Q, wird der Zustand der SR-Latch 0 (null) oder 1 (eins) genannt. Eigenschaft. Eine SR-Latch hat folgende Zustände: Kommentar 1. Die Eingänge S und R einer SR-Latch sind normalerweise auf 0. S R Zust. 1 2. Wird S auf 1 gesetzt so wird Q=1 (Q bleibt 1 wenn S wieder auf 0 gesetzt wird). 0 oder 1 1 3. Wird R auf 1 gesetzt so wird Q=0 (Q bleibt 0 wenn R wieder auf 0 gesetzt wird). Q=Q=0 4. Werden S und R gleichzeitig auf 1 gesetzt und dann wieder auf 0, ist der Endzustand der SR-Latch 0 oder 1 !!! nfnfdnfnfn

3 Latches Eine im Normalzustand SR-Latch (S=R=0) erinnert sich ob das letzte mal S oder R auf eins gesetzt wurde !!! d.h. mit einer SR-Latch hat man einen 1-Bit-Speicher Bemerkung: S steht für set und R für reset nfnfdnfnfn

4 Latches Getaktete SR-Latch Getaktete D-Latch nfnfdnfnfn

5 3.3.2 Flip-Flop Schaltungen
nfnfdnfnfn

6 3.3.2 Flip-Flop Schaltungen
nfnfdnfnfn

7 Register Fig. 3-28a. Dual D flip-flop. nfnfdnfnfn

8 Register Fig. 3-28b. Octal flip-flop. nfnfdnfnfn

9 3.3.4 Speicherorganisation
Figure Logic diagramm for a 4x3 memory. Each row is one of the four bit words. A read or write operation always reads or writes a complete word. nfnfdnfnfn

10 3.3.4 Speicherorganisation
nfnfdnfnfn

11 Speicherchips nfnfdnfnfn

12 RAM und ROM nfnfdnfnfn