Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen.

Ähnliche Präsentationen


Präsentation zum Thema: "Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen."—  Präsentation transkript:

1 Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen

2 Rechneraufbau & Rechnerstrukturen, Folie 7.2 © 2006 W. Oberschelp, G. Vossen Kapitel 7: Programmierbare Logik und VLSI

3 Rechneraufbau & Rechnerstrukturen, Folie 7.3 © 2006 W. Oberschelp, G. Vossen Übersicht Einführung Aufbau eines PLAs Programmierung von PLAs Anwendungen von PLAs: ROMs und Mikroprogrammierung Klassifikation von Logik-Designs Einführung in VHDL VLSI-Schaltungen: Technologie und deren Grenzen

4 Rechneraufbau & Rechnerstrukturen, Folie 7.4 © 2006 W. Oberschelp, G. Vossen 7.1 Prinzipaufbau eines PLAs.

5 Rechneraufbau & Rechnerstrukturen, Folie 7.5 © 2006 W. Oberschelp, G. Vossen 7.2 Gitterpunkt eines PLAs.

6 Rechneraufbau & Rechnerstrukturen, Folie 7.6 © 2006 W. Oberschelp, G. Vossen 7.3 Bausteintypen eines PLAs.

7 Rechneraufbau & Rechnerstrukturen, Folie 7.7 © 2006 W. Oberschelp, G. Vossen 7.4 Realisierung der Bausteintypen eines PLAs.

8 Rechneraufbau & Rechnerstrukturen, Folie 7.8 © 2006 W. Oberschelp, G. Vossen 7.5 PLA-Schema zu Beispiel 7.1.

9 Rechneraufbau & Rechnerstrukturen, Folie 7.9 © 2006 W. Oberschelp, G. Vossen 7.6 Interne Realisierung des PLA zu Beispiel 7.1.

10 Rechneraufbau & Rechnerstrukturen, Folie 7.10 © 2006 W. Oberschelp, G. Vossen 7.7 Logischer Aufbau eines PLAs.

11 Rechneraufbau & Rechnerstrukturen, Folie 7.11 © 2006 W. Oberschelp, G. Vossen 7.8 PLA-Baustein mit Zuleitungen.

12 Rechneraufbau & Rechnerstrukturen, Folie 7.12 © 2006 W. Oberschelp, G. Vossen 7.9 Alternative Darstellung des PLAs zu Beispiel 7.1.

13 Rechneraufbau & Rechnerstrukturen, Folie 7.13 © 2006 W. Oberschelp, G. Vossen 7.10 PLA für eine Funktion F : B B. 53

14 Rechneraufbau & Rechnerstrukturen, Folie 7.14 © 2006 W. Oberschelp, G. Vossen 7.11 Beispiel eines Read-Only Memory (ROM).

15 Rechneraufbau & Rechnerstrukturen, Folie 7.15 © 2006 W. Oberschelp, G. Vossen 7.12 Auswahl einer Adresse (hier: 5) in einem ROM.

16 Rechneraufbau & Rechnerstrukturen, Folie 7.16 © 2006 W. Oberschelp, G. Vossen 7.13 Anwendung eines PLA als ROM.

17 Rechneraufbau & Rechnerstrukturen, Folie 7.17 © 2006 W. Oberschelp, G. Vossen 7.14 Realisierung eines Schaltwerks durch ein PLA.

18 Rechneraufbau & Rechnerstrukturen, Folie 7.18 © 2006 W. Oberschelp, G. Vossen 7.15 Prinzip eines sequentiellen Rechners.

19 Rechneraufbau & Rechnerstrukturen, Folie 7.19 © 2006 W. Oberschelp, G. Vossen 7.16 PLA zu Beispiel 7.3.

20 Rechneraufbau & Rechnerstrukturen, Folie 7.20 © 2006 W. Oberschelp, G. Vossen 7.17 Prinzip eines Addierers bei Verwendung eines PLAs.

21 Rechneraufbau & Rechnerstrukturen, Folie 7.21 © 2006 W. Oberschelp, G. Vossen Beispiel eines PAL

22 Rechneraufbau & Rechnerstrukturen, Folie 7.22 © 2006 W. Oberschelp, G. Vossen 7.18 Klassifikation programmierbarer Logikbausteine.

23 Rechneraufbau & Rechnerstrukturen, Folie 7.23 © 2006 W. Oberschelp, G. Vossen 7.19 Prinzipschaltbild eines CPLD.

24 Rechneraufbau & Rechnerstrukturen, Folie 7.24 © 2006 W. Oberschelp, G. Vossen 7.20 Struktur der Altera MAX 7032, 7064, 7096 CPLDs.

25 Rechneraufbau & Rechnerstrukturen, Folie 7.25 © 2006 W. Oberschelp, G. Vossen 7.21 Prinzipielle FPGA-Struktur.... Basiszellen I/O-Blöcke

26 Rechneraufbau & Rechnerstrukturen, Folie 7.26 © 2006 W. Oberschelp, G. Vossen 7.22 Prinzip der FPGA-Verbindungsstruktur....

27 Rechneraufbau & Rechnerstrukturen, Folie 7.27 © 2006 W. Oberschelp, G. Vossen Bit-Register reg4 in schematischer Darstellung für VHDL.

28 Rechneraufbau & Rechnerstrukturen, Folie 7.28 © 2006 W. Oberschelp, G. Vossen bit0 bit1 bit2 bit3 gate d q clk d_ff d q clk d_ff d q clk d_ff d q clk d_ff a y b and2 en clk d0 d1 d2 d3 q3 q2 q1 q Komposition des 4-Bit-Registers aus elementaren Bausteinen.

29 Rechneraufbau & Rechnerstrukturen, Folie 7.29 © 2006 W. Oberschelp, G. Vossen 7.25 Die Schnittstelle eines Chips: zur Unterscheidung von Ports, Pads und Pins.


Herunterladen ppt "Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen."

Ähnliche Präsentationen


Google-Anzeigen