Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,

Ähnliche Präsentationen


Präsentation zum Thema: "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,"—  Präsentation transkript:

1 Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler, Prof. Loogen Vorlesung 5: Entwurf sequentieller Logik (Flipflops) , v7 Themen: 1.Flipflop-Klassifikation 2.Flipflop-Verhalten und -Aufbau Technische Informatik II (für Bachelor) INF 1211

2 Seite 2 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Elementare sequentielle Schaltungen Flipflops = SpeicherelementeFlipflops = Speicherelemente Jedes Flipflop (FF) besitzt genau eine Zustandsvariable Q, Q=1 oder Q=0. Flipflops (FFs) werden aus elementaren NOR oder NAND Gatter gebildet. Flipflop-Klassifikation:

3 Seite 3 IDA, Technische Universität BraunschweigTechnische Informatik I (INF 1210) Q Q Speicherelemente die 1 oder 0 speichern Das einfachste Speicherelement wird Flipflop genannt. Es hat 2 stabile Betriebszustände und kann dadurch 1-Bit-Information speichern. Das einfachste Flipflop (= Speicherzelle) kann durch zwei Inverter konstruiert werden: Q Q Zelle speichert Zelle speichert 0 Wie kann man einen 1- oder 0-Zustand speichern? RS Flipflop

4 Seite 4 IDA, Technische Universität BraunschweigTechnische Informatik I (INF 1210) S R Q Q RSQnQn 00Q n (nicht erlaubt) Realisierung des R-S Flipflop (NAND Realisierung) Zustandstabelle 1 1 Speichern S R Setzen Rücksetzen Speichern Setzen Rücksetzen Für S=R=0 (Speichern)

5 Seite 5 IDA, Technische Universität BraunschweigTechnische Informatik I (INF 1210) Regel 1: – Falls S = 0 und R = 0 Q ändert sich nicht. Regel 2: – Falls S = 0 und R = 1 Q = 0 Regel 3: – Falls S = 1 und R = 0 Q = 1 Regel 4: – Falls S = 1 und R = 1 unerlaubter Zustand (Verhalten nicht vorhersehbar) S R Q R-S Flipflop Symbol: Q RS (Reset) (Set) – Basis Flipflop

6 Seite 6 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) RS- Basis Flipflop Aufbau mit NOR Gattern !! ? ? ?

7 Seite 7 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) RS- Basis Flipflop Aufbau mit NAND Gattern R und S sind invertiert!

8 Seite 8 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) RS- Latch Taktpegel gesteuertes RS-Flipflop ! Nicht aktiv NOR Implementierung NAND Implementierung

9 Seite 9 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) D- Latch Taktpegel gesteuertes D-Flipflop Solange das Freigabesignal C=1 ist, wird das anliegende Eingangssignal D zum Ausgang durchgegeben! Problem: Eingang ist vom Ausgang im Freigabefall nicht isoliert (Logischen-Kurzschluss). Besser wenn zu einem bestimmten Zeitpunkt übernommen wird! Deshalb Mastr-Slave Technik!

10 Seite 10 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Taktpegel–Steuerung RS Master-Slave Flipflops Solange das Freigabesignal Ck=1 ist, kann das Master-FF beliebig verändert werden. Wenn Ck auf 0 geht wird der Eingang des Master FF gesperrt und der zuletzt bestehende Zustand des Master- FFs zum Slave-FF übertragen. MasterSlave

11 Seite 11 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Taktpegel–Steuerung JK Master-Slave Flipflops Master Slave Verhält sich wie RS-FF, wenn allerdings J=K=1, dann wird der Zustand gewechselt. J=1 k=1

12 Seite 12 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Taktpegel–Steuerung D Master-Slave Flipflops Ein RS Master-Slave Flipflop mit Inverter vom S zu R.

13 Seite 13 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Taktflanken–Steuerung Flipflops Verwendung von Impulsgattern Impulsgatter Nur bei steigende Flanke wenn V=1 ist

14 Seite 14 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Flankengesteuertes RS Flipflop

15 Seite 15 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Flankengesteuertes JK-Flipflop Ein RS Master-Slave Flipflop mit Rückkopplung Rückkopplung bewirkt das bei J=K=1, Q wechselt zu Q. J=0, k=1 => Rücksetzen (Q=0) J=1, k=0 => Setzen (Q=1) J=0, k=0 => Q nicht verändern J=1, k=1 => Q wechseln (Q=Q)

16 Seite 16 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) System-Flipflops Flankengesteuertes D-Flipflop Ein RS Master-Slave Flipflop mit Inverter vom S zu R. Sehr verbreitet in vielen Anwendungen! D1D2 D Ck D1 Q


Herunterladen ppt "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,"

Ähnliche Präsentationen


Google-Anzeigen