3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q

Präsentation zum Thema: "3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q"—  Präsentation transkript:

1 3.3 Speicher 3.3.1 Latches (1/4) SR-Latch S Q Q R Q Q
© Béat Hirsbrunner, University of Fribourg, Switzerland 30. November 2005 3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q nfnfdnfnfn

2 Latches (2/4) Definition. Abhängig vom Wert von Q, wird ein stabiler Zustand der SR-Latch 0 (null) oder 1 genannt. Eigenschaft. Eine SR-Latch hat folgende stabile Zustände: Kommentar 1. Die Eingänge S und R einer SR-Latch sind normalerweise auf 0. S R Stabile Zust. 1 2. Wird S auf 1 gesetzt so wird Q=1 (Q bleibt 1 wenn S wieder auf 0 gesetzt wird). 0 und 1 1 3. Wird R auf 1 gesetzt so wird Q=0 (Q bleibt 0 wenn R wieder auf 0 gesetzt wird). Q=Q=0 4. Werden S und R gleichzeitig auf 1 gesetzt und dann wieder auf 0, ist der Endzustand der SR-Latch 0 oder 1 !!! nfnfdnfnfn

3 Latches (3/4) Eine im Normalzustand SR-Latch (S=R=0) erinnert sich ob das letzte mal S oder R auf eins gesetzt wurde !!! d.h. mit einer SR-Latch hat man einen 1-Bit-Speicher Bemerkung: S steht für set und R für reset nfnfdnfnfn

4 Latches (4/4) Getaktete SR-Latch Getaktete D-Latch nfnfdnfnfn

5 3.3.2 Flip-Flop Schaltungen (1/2)
nfnfdnfnfn

6 3.3.2 Flip-Flop Schaltungen (2/2)
nfnfdnfnfn

7 Register (1/2) Fig. 3-28a. Dual D flip-flop. nfnfdnfnfn

8 Register (2/2) Fig. 3-28b. Octal flip-flop. nfnfdnfnfn

9 3.3.4 Speicherorganisation (1/2)
nfnfdnfnfn

10 3.3.4 Speicherorganisation (2/2)
nfnfdnfnfn

11 Speicherchips nfnfdnfnfn

12 RAM und ROM nfnfdnfnfn