Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Forschungszentrum Informatik, Karlsruhe Architekturentwurf und Emulation eingebetteter Systeme Probevortrag Karlheinz Weiss FZI Forschungszentrum Informatik.

Ähnliche Präsentationen


Präsentation zum Thema: "Forschungszentrum Informatik, Karlsruhe Architekturentwurf und Emulation eingebetteter Systeme Probevortrag Karlheinz Weiss FZI Forschungszentrum Informatik."—  Präsentation transkript:

1 Forschungszentrum Informatik, Karlsruhe Architekturentwurf und Emulation eingebetteter Systeme Probevortrag Karlheinz Weiss FZI Forschungszentrum Informatik an der Universität Karlsruhe

2 2 Forschungszentrum Informatik, Karlsruhe Gliederung Einführung und Motivation Analyse bestehender Entwurfsmethoden Definition der in dieser Arbeit eingeführten Methodik – 1. Stufe: Achitekturentwurf durch Bewertung von Komponenten Systematische Bewertung von Auswahlkriterien – 2. Stufe: Überprüfung der Bewertung durch echtzeitfähige Emulation Emulationsumgebung: SPYDER-System Ergebnisse Zusammenfassung Ausblick

3 3 Forschungszentrum Informatik, Karlsruhe Kommunikations- schnittstelle Einführung: Eingebettetes System anwendungsspezifische Software anwendungsspezifische Hardware Mikrocontroller-Kern FPGAASIC SH DSP eingebettetes System Umwelt

4 4 Forschungszentrum Informatik, Karlsruhe Einführung: Entwurfsproblematik

5 5 Forschungszentrum Informatik, Karlsruhe Zusammenfassung: Motivation Eingebettete Systeme bestehen aus wenigen, dafür aber hochintegrierten Bausteinen Problemfelder beim Entwurf eingebetteter Systeme – Mikrocontroller wenig Freiheitsgrade, gibt Randbedingungen vor, steigendes Entwurfsrisiko – ASIC-Einbindung große Freiheitsgrade mit signifikanten Entwurfsrisiken höchste Auswahlpriorität (vor einem eigenem Entwurf) – Technologie – Echtzeitbetriebssysteme – Entwickler Randbedingungen – immer kürzere Entwicklungszeiten, steigende Komplexität

6 6 Forschungszentrum Informatik, Karlsruhe Analyse angewandter Entwurfsmethoden Spezifikation Partitionierung in HW und SW Entwurfszeit Meilen- steine 1 2 Start Integration & Test Ende 7 Implementierung SW-Architektur 5 6 HW-Architektur Implementierung 3 4 Nachteil: Verzögerung Vorteile: - am weitesten verbreitet - ergebnisorientiert Nachteile: - Entwicklungsrisiko unkalkulierbar - Einschränkung der Auswahl [Gupta95] In der Praxis eingesetzte Methode

7 7 Forschungszentrum Informatik, Karlsruhe HW/SW- Partitionierung HW/SW- Partitionierung Einheitliche Darstellung Analyse angewandter Entwurfsmethoden Software- Synthese Schnittstellen- Synthese Schnittstellen- Synthese Hardware- Synthese Hardware- Synthese System- Integration System- Integration Methode: Hardware/Software Co-Design Gegenstand der Forschung Änderung der Partitionierung Einheitliche Systembeschreibung - Gerichtete Graphen - Zusandsmaschinen - Nebenläufige Programmiersprachen Vorteile: - Auswahl anhand formaler Kriterien - frühzeitiger Einblick in das Systemverhalten - Implementierbar auf Rechnern Nachteile: - Keine einheitliche Systembeschreibung - Definition des Entwurfsraumes - Freiheitsgrade bei der Partitionierung in vielen eingebetteten Systemen nicht gegeben Vorteile: - Auswahl anhand formaler Kriterien - frühzeitiger Einblick in das Systemverhalten - Implementierbar auf Rechnern Nachteile: - Keine einheitliche Systembeschreibung - Definition des Entwurfsraumes - Freiheitsgrade bei der Partitionierung in vielen eingebetteten Systemen nicht gegeben

8 8 Forschungszentrum Informatik, Karlsruhe In dieser Arbeit eingeführten Methodik 1.Stufe: Komponenten-Bewertung Intiale Partitionierung und Komponentenauswahl Spezifikation der Funtionalität 2. Stufe: Komponenten- Emulation 2. Stufe: Komponenten- Emulation über- nehmen nein ja Hardware- Entwurf ja über- nehmen 2. Stufe: Komponenten- Emulation 2. Stufe: Komponenten- Emulation nein Software/ Firmware- Entwurf Bibliothek neue Komp. Auswahl neue Komp. Auswahl Verbesserte HW/SW Part. Verbesserte HW/SW Part. Systemintegration

9 9 Forschungszentrum Informatik, Karlsruhe 1.Stufe: Bewertung von Hardware Entscheidungsfeld Funktionalität Entscheidungsfeld Funktionalität Gesamtbewertung HW-Komponente Gesamtbewertung HW-Komponente logische Bewertung implementierungsspezifische Bewertung Entscheidungsfeld Technologie Entscheidungsfeld Technologie Entscheidungsfeld Testbarkeit Entscheidungsfeld Testbarkeit Problemfeld: ASIC-Einbindung Problemfeld: Technologie und Bauformen Entscheidungsfeld Bus-Schnittstelle Entscheidungsfeld Bus-Schnittstelle Entscheidungsfeld Initialisierung Entscheidungsfeld Initialisierung Problemfeld: Mikrocontroller Problemfeld: Echtzeitbetriebssysteme und Firmware

10 10 Forschungszentrum Informatik, Karlsruhe 1.Stufe: Beispiel Bus-Schnittstelle Bus-Schnittstelle Bewertung durch Abgleich Bus-Schnittstelle Bewertung durch Abgleich Eigenschaften der ASIC-Komponente Quelle: Benutzerhandbuch Eigenschaften des Mikro- controllers geben die Rand- bedingungen vor Quelle: Benutzerhandbuch Komponente nicht verwendbar Komponente nicht verwendbar logisches Verhalten Koppel- logik nein + + Zeitliches Verhalten ja nein ja nein

11 11 Forschungszentrum Informatik, Karlsruhe Zusammenfassung: 1.Stufe Überprüfung des Entscheidungsfeldes Funktionalität ergibt entweder: – keine ASIC-Komponente Vorhanden, dann Eigenentwurf – oder eine oder mehrere Komponenten vorhanden Bei vorhandenden Komponenten – erzeugt die Bewertung der ersten Stufe eine gewisse Rangliste – Aussagen bzgl. der logischen und implementierungs- spezifischen Eignung einer Komponete Annahmen über die Komponenten werden durch Emulation in der zweiten Stufe überprüft – dazu notwendig: Werkzeugunterstützung (SPYDER-System) – interativer Prozeß

12 12 Forschungszentrum Informatik, Karlsruhe Paralleler Software Entwurf Paralleler Hardware- Entwurf 2.Stufe: Beweis durch Emulation specification partitioning S PYDER -V IRTEX -X 2 S PYDER -C ORE -P 2 Integration (back-plane) HardwareSoftware Konfiguration PCI9080 PC Trennung

13 13 Forschungszentrum Informatik, Karlsruhe SPYDER-CORE-P2/SH3: Architektur SH3 7709A or 7729-DSP 133/66 MHz 16MB SDRAM JTAGSER 0:2 Hochintegrierte Logik Analysator Stecker connection to FPGA-tools 86 Erweiter- ungs- stecker 86 Flash 1 M x 32 CAN 10Base2 Ethernet EPROM 1 M x 8 CPLD Buffer RTOS: VxWorks BSP: TCP/IP, RS232, Flash HDI-Monitor GNU-C Umgebung

14 14 Forschungszentrum Informatik, Karlsruhe Verbindung zu CORE-tools C-API-Routines for NT 4.0 SPYDER-Virtex-X2: Architektur PCI - SLOT PCI-interface PLX-PCI9080 Xilinx-Virtex-FPGA XCV300...XCV800 BGA 432 Arbiter CPLD XC95144xl serielle EEPROMs 6 x 1Mbit Externe FPGA Konfigurations stecker Erweiterungsstecker I und II hochintegrierte Logik Analysator Stecker I II Konfiguration Stromversorgung + 2,5V / 10A + 3,3V / 3A Microcontroller SSRAM 128k x 32 or SDRAM 4M x 32 SSRAM 128k x 32 or SDRAM 4M x 32 II Memory Add-On Board 4Meg x 32 SDRAM or 256k x 32 SSRAM or 1Meg x 32 Flash

15 15 Forschungszentrum Informatik, Karlsruhe Ergebnisse: Kommunikationsbereich Mikrocontroller i960 Mikrocontroller i960 ASIC WAC035-D ASIC WAC035-D Hauptspeicher- Block localer Speicher localer Speicher DMA In Kooperation mit der Hilan Entwicklungs-GmbH, Karlsruhe CPLD Ethernet ATM Ausgangspunkt: - WAC-035D kann MPC860 und i960-Mode - MPC860-Variante wurde bereits verwendet - i960-Variante hat Fehler: Kein DMA - Fehleranalyse: 1 Personen-Monat Lösungsansatz: -FSM-Arbiter in CPLD -Entwicklungsaufwand: 2 PM Resultat: -zeitverslust beim Umschalten -DMA-Leistung signifikant unter spezifiziertem Wert

16 16 Forschungszentrum Informatik, Karlsruhe Ergebnisse: Industrielle Automation In Kooperation mit American Microsystems Inc, Dresden Emulation des digitalen Teils der Schaltung auf SPYDER Fehlererkennung, die bei Simulation nicht möglich war mindestens ein Entwurfschritt eingespart (ca $) – zusätzlich: 3 PM (entsprechend $) analoger Teil digitaler Teil

17 17 Forschungszentrum Informatik, Karlsruhe Ergebnisse: Automotive Bereich SPYDER-Core-P2 Emulation und Portierung von VxWorks auf SH3 Aufwand: 1PM Vergleich: Fa. Becker – ca. 6 PM bis VxWorks auf Target arbeitete in 2000: Umstieg auf vorgestellte Methodik In Kooperation mit Becker Automotive Systems, Karlsbad

18 18 Forschungszentrum Informatik, Karlsruhe Zusammenfassung Entwurfsmehtodik für eingebettete System – 1.Stufe: Bewertung von Komponeten (ASICs) – 2.Stufe: Emulation zur Überprüfung der Bewertung Werkzeugunterstützung: SPYDER-SYSTEM – Paralleler Entwiklungsaubauf für Hardware und Software – echtzeitfähige Emulation – Ziel: Frühzeitiger Einblick in das interne System-Verhalten Ergebnisse – drei Beispiele aus der Evaluierung der Methodik und der Werkzeuge Hauptvorteile: – Beherrschung und Abschätzung des Entwicklungsrisikos – Verkürzung des Entwurfsablaufs

19 19 Forschungszentrum Informatik, Karlsruhe Ausblick Bewertungskriterien dienen als Grundlage für automatische Auswahlverfahren zur Unterstüzung des Entwicklers Implementierbar auf Rechner und Datenbanken Weiterentwicklung der Emulationsumgebung SPYDER – Bereits in Arbeit: SYPDER-CORE-P2/SH PCI (Zusammenarbeit mit Hitachi) SPYDER-Virtex-X3E (Zusammenarbeit mit Xilinx) Evaluierung in der Methodik und Werkzeug durch mehrere Industrie-Partner und Universitäten


Herunterladen ppt "Forschungszentrum Informatik, Karlsruhe Architekturentwurf und Emulation eingebetteter Systeme Probevortrag Karlheinz Weiss FZI Forschungszentrum Informatik."

Ähnliche Präsentationen


Google-Anzeigen