Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Technische Informatik I (SS 2006) Technische Informatik I Thema der Vorlesung: Bitte bei Stud.IP anmelden Dort finden Sie die aktuelle Vorlesung sowie.

Kopien: 1
Technische Informatik I (SS 2006) Teil 1: Logik 1b: Schaltnetze.

Ähnliche Präsentationen


Präsentation zum Thema: "Technische Informatik I (SS 2006) Technische Informatik I Thema der Vorlesung: Bitte bei Stud.IP anmelden Dort finden Sie die aktuelle Vorlesung sowie."—  Präsentation transkript:

1 Technische Informatik I (SS 2006) Technische Informatik I Thema der Vorlesung: Bitte bei Stud.IP anmelden Dort finden Sie die aktuelle Vorlesung sowie weitere Infos Ergänzende Praktika Elektronik – Praktikum Mikrocontroller - Praktikum FPGA - Praktikum

2 Technische Informatik I (SS 2006) LITERATUR Becker/Drechsler/Molitor Technische Informatik ISBN Schiffmann/Schmitz Technische Informatik I ISBN X

3 Technische Informatik I (SS 2006) Technische Informatik I (vom Gatter zum Computer) Grundbegriffe der Digitaltechnik : Boolsche Algebra, Grundgatter Schaltnetze, Addierer, Subtrahierter, Parallelwerke Schaltwerke, Flip-Flops, Zähler, Rechenwerke Integrationstechnik Physikalische Grundlagen: Halbleiter, Diode, Transistoren Logikfamilien (TTL, CMOS, ECL…) Speicher AD/DA-Wandler Programmierbare Logik, CPLD, FPGA, VHDL Prozessoren

4 Technische Informatik I (SS 2006) Digitale Information Schalter Lampenzustand ist diskrete Funktion von Schalterzustand Analoge vs. Digitale Informationen Analoge Information Z.B. Dimmer Lampenzustand ist kontinuierliche Funktion von Widerstand SchalterZustand AufDunkel ZuHell

5 Technische Informatik I (SS 2006) Analoge Information Tonband Zeigermessgerät Theoretisch unendlich genau Praktisch: Ablese- und Reproduktionsgenauigkeit Analogrechner Digitale Information CD/DVD Digitales Messgerät Theoretisch ungenau Reproduzierbar Digitaler Rechner Analoge vs. Digitale Informationen: Beispiele

6 Technische Informatik I (SS 2006) Digitale Informationen N diskrete Zustände Technisch einfachste Realisierung: N=2: Binär 0,1 An, Aus Strom fließt/fließt nicht Zwei Spannungspegel Wahr, Falsch Mathematischer Hintergrund: Boolsche Algebra

7 Technische Informatik I (SS 2006) Teil 1: Logik 1a: Schaltfunktionen

8 Technische Informatik I (SS 2006) Schaltsymbole für logische Operationen

9 Technische Informatik I (SS 2006) Negation Funktion einer Variablen y = ¬ x Alternativ: y = x y = ~x Schaltsymbol xy 01 10

10 Technische Informatik I (SS 2006) Und-Verknüpfung y = a & b Alternativ: y = a · b y = ab Schaltsymbole aby a b y & a b y a b y a c yb Es gilt: y = (a & b) & c = a & (b & c) = a & b & c

11 Technische Informatik I (SS 2006) Oder-Verknüpfung x = a | b Alternativ: x = a + b Schaltsymbole xab a b x

12 Technische Informatik I (SS 2006) NAND y = ¬ (a & b) Schaltsymbol Ersatzschaltung Analog: NOR aby a b y a b y

13 Technische Informatik I (SS 2006) XOR Exclusive OR y = a b Auch: Antivalenz Schaltsymbol Ersatzschaltung aby a b y

14 Technische Informatik I (SS 2006) Gatterschaltungen y = (a & e) | (b & e) Allgemein: y = f (a,b,e) Ziel: Implementierung von f zu einfach wie möglich Kosten Gatterlaufzeit (Geschwindigkeit) a b e y Eigenschaften: e = 0 (Enable) y = 0 e = 1 y = a | b Also: y = (a | b) & e eabeab y abeabe y a b e y

15 Technische Informatik I (SS 2006) Exkurs: Timing-Diagramme Zeitliche Darstellung von Gatterschaltungen Hier: Eingänge a,b,e zeitlich variabel a=1 =0 b=1 =0 e=1 =0 y=1 =0 Zeit y eabeab Glitch !!!

16 Technische Informatik I (SS 2006) Boolsche Algebra George Bool (1854) Drei Operationen | (ODER, DISJUNKTION, auch: +) & (UND, KONJUNKTION, auch: · ) ¬ (NICHT, NEGATION, auch ) Zwei Werte (0,1)

17 Technische Informatik I (SS 2006) Boolsche Algebra: Axiome Axiome Kommutativität: a|b = b|a, a&b = b&a Neutrales Element: 0|a=a, 1&a=a Distributivität a & (b | c) = (a & b) | (a & c) a | (b & c) = (a | b) & (a | c) Komplementäres Element a | ¬ a = 1 b & ¬ b = 0 Dualität Durch Vertauschung von 10 sowie |& entsteht wieder gültige Aussage

18 Technische Informatik I (SS 2006) Gesetze zur Umformung Assoziative Gesetze a & b & c = a & (b & c) = (a & b) & c a | b | c = a | (b | c) = (a | b) | c Distributive Gesetze a & (b | c) = (a & b) | (a & c) a | (b & c) = (a | b) & (a | c) De Morgansche Gesetze ¬(a & b) = ¬a | ¬b ¬(a | b) = ¬a & ¬b

19 Technische Informatik I (SS 2006) y ist nur dann 0, wenn Zeile zu 0 verknüpft: y 3 = a | ¬b | c y 4 = a | ¬b | ¬c y 6 =¬a | b | ¬c y 7 =¬a | ¬b | c y 8 =¬a | ¬b | ¬c Zeile verUNDen: y=(a | ¬b | c) & (a | ¬b | ¬c) & (¬a | b | ¬c) & (¬a | ¬b | c) & (¬a | ¬b | ¬c) KONJUNKTIVE Normalform Normalformen y ist nur dann 1, wenn Zeile zu 1 verknüpft: y 1 =¬a & ¬b & ¬c y 2 =¬a & ¬b & c y 5 = a & ¬b & ¬c Zeile verODERn: y=(¬a & ¬b & ¬c) | (¬a & ¬b & c) | (a & ¬b & ¬c) DISJUNKTIVE Normalform abcy

20 Technische Informatik I (SS 2006) Normalformen Jede Schaltfunktion lässt sich als genau eine konjunktive disjunktive Normalform darstellen Abgesehen von Vertauschungen sind diese Formen eindeutig Daraus folgt: Alle Schaltfunktionen sind durch die 3 boolschen Grundoperationen AND/OR/NOT darstellbar

21 Technische Informatik I (SS 2006) Darstellung der 3 Grundoperationen Können mit ¬, &, | alle Funktionen darstellen Brauchen wir auch diese 3 Gatter? NICHT (¬) kann durch NAND dargestellt werden UND kann durch NAND dargestellt werden ODER kann durch NAND dargestellt werden DeMorgan: y = ¬(¬a & ¬b) = a | b NOT vor jeden Eingang: y x ist gleich xy y abab a b y y abab

22 Technische Informatik I (SS 2006) Ziel: Vereinfachung Tabelle: Für N Eingänge 2 N Einträge Bsp: N=2 Benachbarte Felder unterscheiden sich nur in einer Variablen Suche nach Elementarblöcken Hier: y = b a ¬a b ¬b ¬c c ¬d d KV-Diagramme (Karnaugh-Veitch) bay Regel: VerUNDe Variablen im Block, die ihren Zustand nicht ändern VerODERe Blöcke Hier: y = (¬a) | (b) y = (a & ¬d) | (b & ¬c & d) | (¬b & d) abcdy a b c d a¬a b ¬b

23 Technische Informatik I (SS 2006) Zusammenfassung Binäre Schaltfunktionen y(a,b,c….) Als Wahrheitstabelle Oder Darstellung durch 3 Grundoperationen: NICHT, UND, ODER Als boolsche Funktion Als Schaltung Suche kostensparende Form der Implementierung von y()

24 Technische Informatik I (SS 2006) Zusammenfassung Umformungsgesetze: Assoziativgesetze, Distributivgesetze und deMorgan KV-Diagramme Suche nach Logikblöcken VerUNDere Variablen, verODERe Blöcke Normalformen Darstellung jeder Schaltfunktion durch konjunktive, bzw. disjunktive Normalform benötigt nur die 3 Grundoperationen Darstellung aller Grundoperationen durch z.B. NAND

25 Technische Informatik I (SS 2006) Teil 1: Logik 1b: Schaltnetze

26 Technische Informatik I (SS 2006) Schaltnetze sind Funktionen, die von mehreren gleichen Eingangsvariablen abhängen y 1 =y 1 (x 1 ….x n ) y 2 =y 2 (x 2 ….x n ) … y m =y m (x 1 ….x n ) Beispiel für Schaltnetze: Addition und Subtraktion von Zahlen

27 Technische Informatik I (SS 2006) Zahlensysteme Römische Zahlen Buchstaben: I=1, V=5, X=10 Nicht skalierbar… Arabische Zahlen: 1,2,3,4,5,6,7,8,9,0 10 Ziffern (10 Finger?) 1972 = 2*1 + 7*10 + 9*10*10 + 1*10*10*10 Skalierbar! Logik: 2 Zustände darstellbar 2 Ziffern: 0,1

28 Technische Informatik I (SS 2006) Duales (Binäres) Zahlensystem Bsp: 1010 = 0*1 + 1*2 + 0*2*2 + 1*2*2*2 = 10 Allgemein: Wertigkeit = 2 Stelle-1 2er-Potenzen wichtig: 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048… Dezimal -> Binär Teilen + Rest bilden…

29 Technische Informatik I (SS 2006) Umwandlung der Zahl er-Potenzen: 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048… Dezimal -> Binär 11. Stelle: 1972 / 1024 = 1, Rest Stelle: 948 / 512 = 1, Rest Stelle: 436 / 256 = 1, Rest Stelle: 180 / 128 = 1, Rest Stelle: 52 / 64 = 0, Rest Stelle: 52 / 32 = 1, Rest Stelle: 20 / 16 = 1, Rest 4 4. Stelle: 4 / 8 =0, Rest 4 3. Stelle: 4 / 4 =1, Rest entspricht

30 Technische Informatik I (SS 2006) Exkurs: Hexadezimalzahlen In Digitaltechnik praktisch: Alle Zahlensysteme mit einer Basis 2 N Kann Bits zusammenfassen Gebräuchlich: Oktalsystem (3 Bits) Hexadezimalsystem (4 Bits) Gute Basis zur Beschreibung von Speicherstellen (da 8/16/32/64 Bit) Digits: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F Bsp: 1972= x7 B 4

31 Technische Informatik I (SS 2006) Rechenregeln Im Prinzip wie im Dezimalsystem Übertrag beachten (1+1=10, 1+1+1=11) = =00111 Ziel: Rechenregeln durch Gatterlogik aufbauen

32 Technische Informatik I (SS 2006) Addition 2-Bit-Addition Summe und Übertrag Ü Funktionstabelle ABÜ A B A B Ü Halbaddierer Keine Verarbeitung des EINGANGSÜbertrages Kann nur für die niedrigste Stelle verwendet werden Schaltsymbol HA ABAB Ü

33 Technische Informatik I (SS 2006) Volladdierer Brauchen dritten Summanden (C = carry) Addition A+B Addition +C Da nie Ü 1 =Ü 2 =1 Verbleibende Überträge verodern HA ABAB Ü 1 HA C Ü 2 Ü VA ACAC Ü B

34 Technische Informatik I (SS 2006) Paralleladdierer Ziel: Addition von Bit-Additionen plus Übertrag (C) Brauchen 4 Volladdierer VA A 1 B 1 Ü1Ü1 C VA A 2 B 2 Ü2Ü2 C VA A 3 B 3 Ü3Ü3 C VA A 4 B 4 5 C

35 Technische Informatik I (SS 2006) Subtraktion 2-Bit-Subtraktion A-B Differenz D und Entlehnung E Funktionstabelle ABED A B D Halbsubtrahierer Keine Verarbeitung der EINGANGSEntlehnung Kann nur für die niedrigste Stelle verwendet werden Schaltsymbol HS ABAB DEDE A B E

36 Technische Informatik I (SS 2006) Vollsubtrahierer Hier: A - (B + C) Addition B+C Subtraktion A - Summe Da nie Ü 1 =E 2 =1 Verbleibende Überträge verodern HA BCBC Ü 1 HS CDE2DE2 E VS ACAC DEDE B

37 Technische Informatik I (SS 2006) Volladdierer / -subtrahierer Volladdierer vs. Subtrahierer Austausch durch HAHS in 2ter Stufe HA vs. HS Nur ein logisches UND Fazit: Brauchen umschaltbaren Inverter uAI u A I

38 Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich Brauchen Volladdierer… HA+HA Brauchen Vollsubtrahierer… HA+HS …für parallele Rechenwerke Weitere wichtige Schaltnetze?

39 Technische Informatik I (SS 2006) Gate Eingänge werden auf Ausgänge abgebildet. Wenn E=1 (enable) EA0A1A2A3EA0A1A2A3 B0B1B2B3B0B1B2B3

40 Technische Informatik I (SS 2006) Multiplexer (MUX) Weist mehreren Eingängen ein Ausgang zu Auswahl von Eingang a X falls S=X in Binärdarstellung Realisierung mit disjunktiver Normalform: y=(¬S 0 & ¬S 1 & a 0 ) | (S 0 & ¬S 1 & a 2 ) | (¬S 0 & S 1 & a 2 ) | (S 0 & S 1 & a 3 ) S 0 S 1 S a0a0 a1a1 a2a2 a3a3 y Bsp: 1-aus- 4-MUX S[0-1] zusammen- gefasst = Bus

41 Technische Informatik I (SS 2006) Demultiplexer (DEMUX) Weist ein Eingang mehreren Ausgängen zu Auswahl von Ausgang y X falls S=X in Binärdarstellung Realisierung: y 0 =a & ¬S 0 & ¬S 1 y 1 =a & S 0 & ¬S 1 y 2 =a & ¬S 0 & S 1 y 3 =a & S 0 & S 1 y0y0 y1y1 y2y2 y3y3 S 0 S 1 S a Bsp: 1-zu- 4-DEMUX

42 Technische Informatik I (SS 2006) Kodierer EIN Eingang a X auf 1, Ausgänge stellen Eingangsnummer X in Binärdarstellung dar Realisierung: y 0 =a 1 | a 3 y 1 =a 2 | a 3 Bsp: 4-zu- 2-Kodierer y0y0 y1y1 a0a0 a1a1 a2a2 a3a3

43 Technische Informatik I (SS 2006) Dekodierer Ein Ausgang y X wird gemäß Eingang in Binärdarstellung auf 1 gesetzt Realisierung: y 0 = ¬a 0 & ¬a 1 y 1 = a 0 & ¬a 1 y 2 = ¬a 0 & a 1 y 3 = a 0 & a 1 Bsp: 2-zu- 4- Dekodierer a0a0 a1a1 y0y0 y1y1 y2y2 y3y3

44 Technische Informatik I (SS 2006) Einsatzmöglichkeiten MUX/DEMUX Übergang serielle/parallele Übertragung MUX Auswahl Speicherzelle Kodierer Eingangskodierung (z.B. Interrupt) Dekodierer Dekodierung eines Maschinenbefehls, auch Auswahl Speicherzelle Elementare Bauteile eines Prozessors

45 Technische Informatik I (SS 2006) Komplexität Gatterverbrauch steigt mit zunehmender Komplexität stark an kombinatorische Logik Zustand

46 Technische Informatik I (SS 2006) Teil 1: Logik 1c: Flip-Flops

47 Technische Informatik I (SS 2006) Grundelement: Flip-Flop (FF) Zustand zunächst E 1 =1 E 2 =0 Q 1 =0 Q 2 =1 Ändere E 2 =1 Zustand für Q bleibt! E1E1 Q1Q1 E2E2 Q2Q Wichtig: E 1 =E 2 =0 vermeiden Dann: Q 1 = ¬ Q 2 (Q, Q)

48 Technische Informatik I (SS 2006) Nenne Eingänge S (Set) R (Reset) Negierte Logik Schaltzeichen Grundelement: Flip-Flop (FF) S Q R Q S R Q Q SRSR Q ¬Q

49 Technische Informatik I (SS 2006) Zeitverhalten Bei ¬S=¬R=1 Anfangszustand gemäß Bauteiltoleranz ¬S=1 =0 ¬R=1 =0 Q=1 =0 ¬Q=1 =0 Zeit

50 Technische Informatik I (SS 2006) Asynchrone vs. synchrone Schaltungen Basis-FF kann jederzeit sein Zustand ändern Sog. asynchrones Design Vorteil: Schnell Nachteil: In Kombination mit weiteren Schaltungselementen Verhalten schwer bestimmbar Synchrone Schaltungen Taktgeber Takt bestimmt durch langsamste Bauteilgruppe Flip-Flip: Braucht Takteingang

51 Technische Informatik I (SS 2006) Getaktetes Flip-Flop (FF) Falls C=0 Ausgänge der NAND-Gatter =1 Keine Änderung, Falls C=1 Änderung des Basis-FF- Zustandes Jedoch während C=1-Zyklus weitere Änderung möglich Q ¬Q¬Q S C C R Clock-(C)- Verarbeitung und Inverter Basis-FF SCRSCR Q ¬Q

52 Technische Informatik I (SS 2006) D-Flip-Flop Sonderform des RS-FF D = delay Hält Informationen ein Taktzyklus SCRSCR Q ¬Q

53 Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Master übernimmt Zustand bei C=1 Slave übernimmt Zustand bei C=(10) SCRSCR Q ¬Q SCRSCR Q ¬Q XXXX X X MasterSlave SCRSCR Q ¬Q

54 Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Flip-Flop übernimmt Zustand bei C=(10) Änderungen während Takt =1 können überschrieben werden Aber: Umsetzen wird gelatched S=1 =0 R=1 =0 C=1 =0 Q=1 =0 Zeit

55 Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop 1010 SCRSCR Q ¬Q J K J=1 =0 K=1 =0 C=1 =0 Q=1 =

56 Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop Eigenschaften: JK-Eingänge entsprechend zu Q Q bleibt stabil (wie MS-FF) JK-Eingänge gegenteilig zu Q Q ändert sich (wie MS-FF) J=K=1 Q toggelt bei fallender Taktflanke Keine undefinierten Zustände JCKJCK Q ¬Q

57 Technische Informatik I (SS 2006) Master-Slave-JK-FF mit direkten Eingängen Zwei weitere Eingänge üblich R=Reset Bewirkt asynchrones Löschen (Q=0) P=Preset Asynchrones Setzen (Q=1) JCKJCK Q ¬Q P R

58 Technische Informatik I (SS 2006) 1-Bit-Speicher Problem des Überschreibens: Brauchen definierten Zeitpunkt, wenn Eingänge stabil Wählen ein Eingang (D=data) Zusätzlich ein Schreibeingang (W=write) Synchroner 1-Bit-Speicher JCKJCK Q ¬Q CWDCWD

59 Technische Informatik I (SS 2006) 1-Bit-Speicher Schreibvorgang bei fallender Taktflanke und W=1 Zusätzlich möglich: Leseeingang (R=read) Q=0 falls R=0 Andere Möglichkeit: Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q D=1 =0 W=1 =0 C=1 =0 Q=1 =0

60 Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden Ausschalten der Ausgabe mit R (=read) Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q R Q RW CS D CS RW D Q Q

61 Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden (mit CS) RW gibt die Richtung an D muss nur zum gewählten Zeitpunkt gültig sein D =1 =0 RW=1 =0 CS =1 =0 Q =1 =0 SchreibzyklusLesezyklus

62 Technische Informatik I (SS 2006) Mehr-Bit-Speicher Bsp: 4-Bit-Speicher, ein Bit soll gewählt werden RW und D gemeinsamer Eingang Adressbus A [0-1] selektiert Bit CS RW D QCS RW D QCS RW D QCS RW D Q D out D in RW A0A0 A1A1 CS

63 Technische Informatik I (SS 2006) Speicherbausteine Üblicher Speicher für schnelle Anwendungen Auswahl der Reihe durch Adressleitung RAM (=random access memory) Verliert keine Informationen, solange Gatter arbeiten Statisch (=static) SRAM A [0-1] CS RW D0D0 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D0D0 D [0-7]

64 Technische Informatik I (SS 2006) Zusammenfassung Basis-Flip-Flop (FF) merkt sich Zustand (latch) zu beliebiger Zeit Nachteile: Nicht synchron Undefinierte Zustände möglich Getaktetes RS-FF übernimmt nur bei C=1 Master-Slave-FF übernimmt bei C=1, Bis C=(10) Zustandsänderung möglich Ab C=0 Eingang eingefroren, Slave gibt übernommenen Zustand an Ausgang

65 Technische Informatik I (SS 2006) Zusammenfassung Master-Slave-JK-FF Keine undefinierten Zustände Weiterentwicklung: Direkte Lösch- (R-) und Setzeingänge (P) 1-Bit-Speicher RW-Eingang für Schreib-/Leserichtung CS definiert Zeitfenster, wenn Daten stabil und gültig Mehr-Bit-Speicher mit Adressierung Parallele Datenein- und Ausgabe (z.B. 8 Bit)

66 Technische Informatik I (SS 2006) Können Zustände speichern Ursprüngliches Problem: Vereinfachung von Schaltnetzen

67 Technische Informatik I (SS 2006) Teil 1: Logik 1d: Serielle Rechenwerke

68 Technische Informatik I (SS 2006) =10010 Mensch ist nicht zu parallelem Arbeiten ausgelegt Bit-für-Bit- Ausgabe von Binärzahlen =00111

69 Technische Informatik I (SS 2006) Schieberegister (SR) Reihenschaltung von FFs Serielle Eingabe D ser wird parallelisiert (Q- Ausgänge der einzelnen FFs) Seriell-Parallelumsetzer JCKJCK Q ¬Q JCKJCK Q ¬Q JCKJCK Q ¬Q D ser C D ser C Q 0 Q 1 Q n Q


Herunterladen ppt "Technische Informatik I (SS 2006) Technische Informatik I Thema der Vorlesung: Bitte bei Stud.IP anmelden Dort finden Sie die aktuelle Vorlesung sowie."

Ähnliche Präsentationen


Google-Anzeigen