Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

19.12.011 Elektronisch messen, steuern, regeln Digital-Analog-Wandler Analog-Digital-Wandler Abtastung.

Ähnliche Präsentationen


Präsentation zum Thema: "19.12.011 Elektronisch messen, steuern, regeln Digital-Analog-Wandler Analog-Digital-Wandler Abtastung."—  Präsentation transkript:

1 19.12.011 Elektronisch messen, steuern, regeln Digital-Analog-Wandler Analog-Digital-Wandler Abtastung

2 19.12.012 Prinzip des DAC (DAC = Digital - Analog - Converter) 2 0 = 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 LSB 2 3 = 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 MSB 2 2 = 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 2 1 = 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 LSB = Least Significant Bit; MSB = Most Significant Bit

3 19.12.013 DAC mit R - 2R Leitern

4 19.12.014 Elektronische Wechselschalter

5 19.12.015 DAC mit Stromquellen

6 19.12.016 Doppel Buffer DAC

7 19.12.017 Bipolar DAC

8 19.12.018 Offset Binär Code Twos Complement Code Spannung Offset Binär 2er Komplement +7/8V 1111 0111 +6/8V 1110 0110 +5/8V 1101 0101 +4/8V 1100 0100 +3/8V 1011 0011 +2/8V 1010 0010 +1/8V 1001 0001 0/8V 1000 0000 -1/8V 0111 1111 -2/8V 0110 1110 -3/8V 0101 1101 -4/8V 0100 1100 -5/8V 0011 1011 -6/8V 0010 1010 -7/8V 0001 1001 -8/8V 0000 1000

9 19.12.019 Analog - Digital - Messsystem

10 19.12.0110 Sample and Hold Schaltung Das Signal am Eingang des ADCs darf sich während der Wandlungszeit nicht ändern. Wird der Schalter geschlossen, so lädt sich der Kondensator C hold auf U e. Beim Öffnen des Schalters bleibt die Ausgangsspannung U a auf dem letzten Wert von U e stehen. Nur der Leckstrom des Schalters und der Eingangsstrom des zweiten Verstärkers lassen die Spannung am C hold langsam wegdriften.

11 19.12.0111 Paralleler ADC Sehr schneller ADC (Konversionszeit = <10 ns) Nur sinnvoll bis 8 Bit Auflösung: Aufwand = 256 Komparatoren Grosser Aufwand: Anzahl Komparatoren = 2 (Anzahl Auflösungs-Bit) Aufwand zur Dekodierung steigt auch sehr rasch mit grösserer Auflösung

12 19.12.0112 Prinzip des ADC (ADC = Analog - Digital - Converter) Das analoge Signal wird mit einem (provisorischen) Wert verglichen. Der Vergleich liefert je nach Strategie die notwendigen Korrekturen, bis zur möglichst genauen Annäherung an den analogen Wert.

13 19.12.0113 Sukzessiv Annäherungstyp Vom MSB hinab zum LSB wird jedes Bit zuerst probeweise angelegt und das Resultat verglichen mit dem Eingangssignal. Wird der Wert des Eingangssignals beim Test überschritten, so wird das Bit wieder gelöscht, sonst in allen folgenden Tests als gesetzt betrachtet. Die Anzahl der Test = Anzahl Bits z.B.: (12 Tests für 12 Bit Auflösung)

14 19.12.0114 Zeitdiagramm SAR Zeitbereich 0-1: Start 1-2: Test B 3 =MSB 2-3: B 3 =0 3-4: Test B 2 4-5: B 2 =1; (B 3 =0) 5-6: Test B 1 6-7: B 1 =1; (B 2 =1; B 3 =0) 7-8: Test B 0 =LSB 8-9: B 0 =0; (B 1 =1; B 2 =1; B 3 =0) 9-10: Ende B 3 B 2 B 1 B 0 = 0110

15 19.12.0115 Dual Rampen ADC

16 19.12.0116 Zeitdiagramm Dual Rampen ADC Wird die Integrationszeit T gleich der Periodendauer (oder einem ganz-zahligen Vielfachen) der allgegenwärtigen Netzfrequenz gewählt, so werden davon herrührende Störungen unterdrückt!

17 19.12.0117 Abtastung ADC Analog, kontinuierlich Digital, zeitdiskret

18 19.12.0118 Abtastung mit Rekonstruktion

19 19.12.0119 Signalfrequenz f S = f A * 1 / 25 f A = Abtastfrequenz

20 19.12.0120 Signalfrequenz f S = f A * 1 / 10

21 19.12.0121 Signalfrequenz f S = f A * 1 / 5

22 19.12.0122 Signalfrequenz f S = f A * 1 / 2

23 19.12.0123 Signalfrequenz f S = f A * 24 / 25

24 19.12.0124 Signalfrequenz f S = f A * 26 / 25

25 19.12.0125 Frequenzfaltung Beim Abtasten werden folgende Frequenzen transformiert und dem Nutzfrequenzband 1 überlagert: Band 2 unterhalb f A wird gespiegelt und dem Band 1 überlagert. Band 3 oberhalb f A weitere Bänder ober- und unterhalb ganzzahliger Vielfachen von f A. Fazit: Vor der Abtastung sind aus dem Signal alle Frequenzen oberhalb f A /2 zu entfernen.

26 19.12.0126 Antialias-Filter Schneidet ein Antialias Filter alle Frequenzen oberhalb f A /2 vor dem Abtasten weg, so kann die Frequenz-Faltung vermieden werden.

27 19.12.0127 Unter- und Über-Abtastung

28 19.12.0128 1 Bit Sigma-Delta ( ) ADC

29 19.12.0129 Dezimations Filter Die hohe Abtastrate kann für den Ausgang ohne Informationsverlust wieder reduziert werden.

30 19.12.0130 Signalverarbeitung Durch die hohe Übertaktrate von 500 = 5MHz/(2*5kHz), wird das hohe Quantisierungs- rauschen über das grosse Frequenzband verteilt und damit reduziert. Die Filterung mit digitalen Filtern und die Dezimierung der Ausgabefrequenz ist kostengünstig zu realisieren.

31 19.12.0131 Signal / Rausch Verhältnis ( ADC) Modulator

32 19.12.0132 Daten heutiger ADC


Herunterladen ppt "19.12.011 Elektronisch messen, steuern, regeln Digital-Analog-Wandler Analog-Digital-Wandler Abtastung."

Ähnliche Präsentationen


Google-Anzeigen