Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich.

Ähnliche Präsentationen


Präsentation zum Thema: "Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich."—  Präsentation transkript:

1 Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich Brauchen Volladdierer… HA+HA Brauchen Vollsubtrahierer… HA+HS …für parallele Rechenwerke Weitere wichtige Schaltnetze?

2 Technische Informatik I (SS 2006) Gate Eingänge werden auf Ausgänge abgebildet. Wenn E=1 (enable) EA0A1A2A3EA0A1A2A3 B0B1B2B3B0B1B2B3

3 Technische Informatik I (SS 2006) Multiplexer (MUX) Weist mehreren Eingängen ein Ausgang zu Auswahl von Eingang a X falls S=X in Binärdarstellung Realisierung mit disjunktiver Normalform: y=(¬S 0 & ¬S 1 & a 0 ) | (S 0 & ¬S 1 & a 2 ) | (¬S 0 & S 1 & a 2 ) | (S 0 & S 1 & a 3 ) S 0 S 1 S a0a0 a1a1 a2a2 a3a3 y Bsp: 1-aus- 4-MUX S[0-1] zusammen- gefasst = Bus

4 Technische Informatik I (SS 2006) Demultiplexer (DEMUX) Weist ein Eingang mehreren Ausgängen zu Auswahl von Ausgang y X falls S=X in Binärdarstellung Realisierung: y 0 =a & ¬S 0 & ¬S 1 y 1 =a & S 0 & ¬S 1 y 2 =a & ¬S 0 & S 1 y 3 =a & S 0 & S 1 y0y0 y1y1 y2y2 y3y3 S 0 S 1 S a Bsp: 1-zu- 4-DEMUX

5 Technische Informatik I (SS 2006) Kodierer EIN Eingang a X auf 1, Ausgänge stellen Eingangsnummer X in Binärdarstellung dar Realisierung: y 0 =a 1 | a 3 y 1 =a 2 | a 3 Bsp: 4-zu- 2-Kodierer y0y0 y1y1 a0a0 a1a1 a2a2 a3a3

6 Technische Informatik I (SS 2006) Dekodierer Ein Ausgang y X wird gemäß Eingang in Binärdarstellung auf 1 gesetzt Realisierung: y 0 = ¬a 0 & ¬a 1 y 1 = a 0 & ¬a 1 y 2 = ¬a 0 & a 1 y 3 = a 0 & a 1 Bsp: 2-zu- 4- Dekodierer a0a0 a1a1 y0y0 y1y1 y2y2 y3y3

7 Technische Informatik I (SS 2006) Einsatzmöglichkeiten MUX/DEMUX Übergang serielle/parallele Übertragung MUX Auswahl Speicherzelle Kodierer Eingangskodierung (z.B. Interrupt) Dekodierer Dekodierung eines Maschinenbefehls, auch Auswahl Speicherzelle Elementare Bauteile eines Prozessors

8 Technische Informatik I (SS 2006) Komplexität Gatterverbrauch steigt mit zunehmender Komplexität stark an kombinatorische Logik Zustand

9 Technische Informatik I (SS 2006) Teil 1: Logik 1c: Flip-Flops

10 Technische Informatik I (SS 2006) Grundelement: Flip-Flop (FF) Zustand zunächst E 1 =1 E 2 =0 Q 1 =0 Q 2 =1 Ändere E 2 =1 Zustand für Q bleibt! E1E1 Q1Q1 E2E2 Q2Q2 1010 1 1 0 0 1 Wichtig: E 1 =E 2 =0 vermeiden Dann: Q 1 = ¬ Q 2 (Q, Q)

11 Technische Informatik I (SS 2006) Nenne Eingänge S (Set) R (Reset) Negierte Logik Schaltzeichen Grundelement: Flip-Flop (FF) S Q R Q S R Q Q SRSR Q ¬Q

12 Technische Informatik I (SS 2006) Zeitverhalten Bei ¬S=¬R=1 Anfangszustand gemäß Bauteiltoleranz ¬S=1 =0 ¬R=1 =0 Q=1 =0 ¬Q=1 =0 Zeit

13 Technische Informatik I (SS 2006) Asynchrone vs. synchrone Schaltungen Basis-FF kann jederzeit sein Zustand ändern Sog. asynchrones Design Vorteil: Schnell Nachteil: In Kombination mit weiteren Schaltungselementen Verhalten schwer bestimmbar Synchrone Schaltungen Taktgeber Takt bestimmt durch langsamste Bauteilgruppe Flip-Flip: Braucht Takteingang

14 Technische Informatik I (SS 2006) Getaktetes Flip-Flop (FF) Falls C=0 Ausgänge der NAND- Gatter =1 Keine Änderung, Falls C=1 Änderung des Basis-FF- Zustandes Jedoch während C=1-Zyklus weitere Änderung möglich Q ¬Q¬Q S C C R Clock-(C)- Verarbeitung und Inverter Basis-FF SCRSCR Q ¬Q

15 Technische Informatik I (SS 2006) D-Flip-Flop Sonderform des RS-FF D = delay Hält Informationen ein Taktzyklus SCRSCR Q ¬Q

16 Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Master übernimmt Zustand bei C=1 Slave übernimmt Zustand bei C=(10) SCRSCR Q ¬Q 110110 1010 SCRSCR Q ¬Q XXXX 0 0 1 1 0 X X MasterSlave SCRSCR Q ¬Q

17 Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Flip-Flop übernimmt Zustand bei C=(10) Änderungen während Takt =1 können überschrieben werden Aber: Umsetzen wird gelatched S=1 =0 R=1 =0 C=1 =0 Q=1 =0 Zeit

18 Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop 1010 SCRSCR Q ¬Q J K 1 0 0 1 0 0 1 0 1 0 1 J=1 =0 K=1 =0 C=1 =0 Q=1 =0 1 1 0 1 0 0 1

19 Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop Eigenschaften: JK-Eingänge entsprechend zu Q Q bleibt stabil (wie MS-FF) JK-Eingänge gegenteilig zu Q Q ändert sich (wie MS-FF) J=K=1 Q toggelt bei fallender Taktflanke Keine undefinierten Zustände JCKJCK Q ¬Q

20 Technische Informatik I (SS 2006) Master-Slave-JK-FF mit direkten Eingängen Zwei weitere Eingänge üblich R=Reset Bewirkt asynchrones Löschen (Q=0) P=Preset Asynchrones Setzen (Q=1) JCKJCK Q ¬Q P R

21 Technische Informatik I (SS 2006) 1-Bit-Speicher Problem des Überschreibens: Brauchen definierten Zeitpunkt, wenn Eingänge stabil Wählen ein Eingang (D=data) Zusätzlich ein Schreibeingang (W=write) Synchroner 1-Bit-Speicher JCKJCK Q ¬Q CWDCWD

22 Technische Informatik I (SS 2006) 1-Bit-Speicher Schreibvorgang bei fallender Taktflanke und W=1 Zusätzlich möglich: Leseeingang (R=read) Q=0 falls R=0 Andere Möglichkeit: Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q D=1 =0 W=1 =0 C=1 =0 Q=1 =0

23 Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden Ausschalten der Ausgabe mit R (=read) Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q R Q RW CS D CS RW D Q Q

24 Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden (mit CS) RW gibt die Richtung an D muss nur zum gewählten Zeitpunkt gültig sein D =1 =0 RW=1 =0 CS =1 =0 Q =1 =0 SchreibzyklusLesezyklus

25 Technische Informatik I (SS 2006) Mehr-Bit-Speicher Bsp: 4-Bit- Speicher, ein Bit soll gewählt werden RW und D gemeinsamer Eingang Adressbus A [0-1] selektiert Bit CS RW D QCS RW D QCS RW D QCS RW D Q D out D in RW A0A0 A1A1 CS

26 Technische Informatik I (SS 2006) Speicherbausteine Üblicher Speicher für schnelle Anwendungen Auswahl der Reihe durch Adressleitung RAM (=random access memory) Verliert keine Informationen, solange Gatter arbeiten Statisch (=static) SRAM A [0-1] CS RW D0D0 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D0D0 D [0-7]

27 Technische Informatik I (SS 2006) Zusammenfassung Basis-Flip-Flop (FF) merkt sich Zustand (latch) zu beliebiger Zeit Nachteile: Nicht synchron Undefinierte Zustände möglich Getaktetes RS-FF übernimmt nur bei C=1 Master-Slave-FF übernimmt bei C=1, Bis C=(10) Zustandsänderung möglich Ab C=0 Eingang eingefroren, Slave gibt übernommenen Zustand an Ausgang

28 Technische Informatik I (SS 2006) Zusammenfassung Master-Slave-JK-FF Keine undefinierten Zustände Weiterentwicklung: Direkte Lösch- (R-) und Setzeingänge (P) 1-Bit-Speicher RW-Eingang für Schreib-/Leserichtung CS definiert Zeitfenster, wenn Daten stabil und gültig Mehr-Bit-Speicher mit Adressierung Parallele Datenein- und Ausgabe (z.B. 8 Bit)

29 Technische Informatik I (SS 2006) Können Zustände speichern Ursprüngliches Problem: Vereinfachung von Schaltnetzen

30 Technische Informatik I (SS 2006) Teil 1: Logik 1d: Serielle Rechenwerke

31 Technische Informatik I (SS 2006) 0111 +1011 10 11 10 10 =10010 Mensch ist nicht zu parallelem Arbeiten ausgelegt Bit-für-Bit- Ausgabe von Binärzahlen 10010 - 1011 11 11 11 10 =00111

32 Technische Informatik I (SS 2006) Schieberegister (SR) Reihenschaltung von FFs Serielle Eingabe D ser wird parallelisiert (Q-Ausgänge der einzelnen FFs) Seriell-Parallelumsetzer JCKJCK Q ¬Q JCKJCK Q ¬Q JCKJCK Q ¬Q D ser C 1 0 1 000 011 0 0 101 D ser C Q 0 Q 1 Q n Q

33 Technische Informatik I (SS 2006) Zeitverhalten SR ZeitT0T0 T1T1 T2T2 T3T3 T4T4 D ser 10010 Q0Q0 01001 Q1Q1 00100 Q2Q2 00010 Q3Q3 00001 4-Stufiges SR: Setzt serielle Information in 4 Taktzyklen in parallele Information um Rechendauer vs. Parallelisierung

34 Technische Informatik I (SS 2006) Benutzen direkte Setz- und Löscheingänge Ersetze jedes FF (x) in SR durch obige Schaltung Parallele Eingabe JCKJCK Q ¬Q P R P par D x D 0 D 1 D n P par D ser C Q 0 Q 1 Q n Q

35 Technische Informatik I (SS 2006) Links-Rechts-Schieberegister (LR-SR) Reihenschaltung von FFs JK-Eingänge werden jeweils mit LR und MUX umgeschaltet JCKJCK Q ¬Q D ser JCKJCK Q ¬Q JCKJCK LR

36 Technische Informatik I (SS 2006) Serielles Addierwerk Augend 0111 Addend 1011 JCKJCK Q ¬Q VA ACAC Ü B Summe 0000 1 0 Carry-Bit 00 00 1 1 01 0 1 00 0 0 11 1 1 Takt: 1 00 0 1 00 1 0 10 0 0 1 0 2 00 0 0 00 0 1 01 0 0 11 1 0 3 00 0 0 00 0 0 00 1 0 11 4 0 0

37 Technische Informatik I (SS 2006) Eigenschaften serielles Addierwerk 3 Register 2 für Operanden Paralleleingang wird für Startwerte benutzt Serieller Eingang wird auf 0 gelegt 1 für Ergebnis Parallelausgang für Ergebnis Ergebnis wird um ein Bit erweitert (letzter Übertrag) Carry-Bit (spezielles Register) N-Bit-Addition benötigt N Takte Problem: Weitere Takte würden Ergebnis löschen

38 Technische Informatik I (SS 2006) Serielles Addierwerk mit Akkumulator Operand 0111 Akkumulator 1011 JCKJCK Q ¬Q VA ACAC Ü B Carry-Bit 1 01 1 1 Takt: 1234 00 1 0 00 0 0

39 Technische Informatik I (SS 2006) Akkumulator Vorteile Nur 2 Register werden benötigt Ergebnis steht gleich wieder für neue Operation zur Verfügung Nach Prüfung des Carry-Bits Carry-Bit evt. löschen Nach Initialisierung des Operanden Analog: Subtraktion Umschaltbarer Addierer/Subtrahierer Immer noch offen: Erzeugung von N Taktpulsen

40 Technische Informatik I (SS 2006) Zähler JCKJCK Q ¬Q C 1 Q0Q0 C=1 =0 Q 0 =1 =0 Q 1 =1 =0 JCKJCK Q ¬Q 1 Q1Q1 JCKJCK Q ¬Q 1 Q2Q2 Q 2 =1 =0

41 Technische Informatik I (SS 2006) Asynchroner Zähler Q 0 wirkt als Takt für Q 1 Q 1 wirkt als Takt für Q 2 Usw. Laufzeit pro Umklappvorgang t D Insgesamt (n-1)*t D Zeitversatz zwischen erstem und letztem Bit Kombinatorische Logik zum Dekodieren: Gefährlich! (sog. ripple counter) Brauchen synchrones Design

42 Technische Informatik I (SS 2006) Synchrone Zähler JK-FF mit J=K=1 ist 2er-synchron-Zähler Q 0 Toggelt bei jedem Takt Für 4er-Zähler muss Takt synchron 2tem FF zugeführt werden. Übergangstabelle aufstellen Zähler- stand 0 1 2 3 Q0Q0 01010101 Q1Q1 00110011 J 1 K 1 (Toggeln) 0 1 0 1 J 1 K 1 (Setzen) 0 1 1 0 0 1 Zähler- stand 0 1 2 3 Q0Q0 01010101 Q1Q1 00110011

43 Technische Informatik I (SS 2006) Synchrone Zähler: Aufbau 4er-synchron-Zähler J 0 =K 0 =1 und J 1 =K 1 =Q 0 Analog: 8er-synchron-Zähler J 0 =K 0 =1 und J 1 =K 1 =Q 0 und J 2 =K 2 =(Q 0 & Q 1 ) JCKJCK Q ¬Q C 1 Q0Q0 JCKJCK Q ¬Q Q1Q1 Q1Q1 JCKJCK Q ¬Q

44 Technische Informatik I (SS 2006) Start-Stop-Logik Ziel: Brauchen 4 Taktpulse 0…7 CRCR Q 0 Q 1 Q 2 Aktiv Inaktiv C out C in JCKJCK Q ¬Q Start

45 Technische Informatik I (SS 2006) Start-Stop als Zustand Kombinatorische Logik bestimmt: Wenn Aktiv Zähler=Zähler+1 C out =C in Wenn Inaktiv Zähler=0 C out =0 (Zähler als Black Box angenommen) Brauchen Zustandssteuerung für Aktiv/Inaktiv Aktiv Inaktiv Start = 0 Start = 1 Zähler < 4 Zähler 4

46 Technische Informatik I (SS 2006) Multiplikationen Dezimalzahlen 35 * 12 + 2*5=10 + 1*5= 5 + 2*3= 6 +1*2= 2 = 320 Binärzahlen 101 *101110 +1* 101110 +0 +1*101110 = 11100110

47 Technische Informatik I (SS 2006) Parallel-Multiplikation 1 Bit 2 Bit Aufwendig 3 Bit 3*3 UND-Gatter 3 VA + 3 HA Noch aufwendiger! A0A0 B0B0 P0P0 B1A1B0A0B1A1B0A0 A B Ü Ü P 0 P 1 P 2 P 3

48 Technische Informatik I (SS 2006) Serien-Multiplizierer Multiplikant 2 Bit Multiplikator 3 Bit Akkumulator 4(+1) Bit Langsam (Additionen mit M=0) Multiplikant 0011 Akkumulator (Produkt) 0000 Multiplikator 011 1 VA 000 1 100 1 101 1 010 0 100 0 111 0 001 0 11 M

49 Technische Informatik I (SS 2006) Zustände Serienmultiplizierer Inaktiv 1234 Bsp: 2Bit * 3Bit Hier nur 1. Zyklus Akkumulierung nicht nötig, falls M=0 Übergänge müssen kontrolliert werden Nächstes Kapitel Start = 0 Start = 1 LR-Shift & M = 1 Start = 1& M = 0

50 Technische Informatik I (SS 2006) Teil 1: Logik 1e: Zustandsautomaten

51 Technische Informatik I (SS 2006) Synchroner Zähler als Zustandsautomat Betrachte Zählerstand als Zustand Übergänge ohne Randbedingungen 0 31 2

52 Technische Informatik I (SS 2006) Zustandsautomat (1) Nur Ausgabe Hier Codierung möglich Keine Eingabe Takt und asynchroner Reset kein Eingang! Zustandsspeicher 0, 1, 2, 3 Flip-Flops Übergangsregeln Wenn 0, dann 1 Wenn 1, dann 2 Wenn 3, dann 4 Wenn 4, dann 0 Kombinatorische Logik Ausgabe Kombinatorische Logik

53 Technische Informatik I (SS 2006) Codierung der Zustände Natürliche Codierung: 0 ist 00 1 ist 01 2 ist 10 3 ist 11 Decodierung nicht nötig One-Hot Codierung: 0 ist 0001 1 ist 0010 2 ist 0100 3 ist 1000 Decodierung z.B. durch 4-zu-2-Kodierer

54 Technische Informatik I (SS 2006) Codierung der Zustände Bsp: Ampelfarben Rot ist 001 Gelb ist 010 Grün ist 100 Rot-Gelb ist 011 Natürliche Codierung, verschwendet Flip- Flops Nur 4 Zustände, 2 FFs reichen aus, dichte Codierung Rot ist 10 Gelb ist 01 Grün ist 00 Rot-Gelb ist 11 Im Prinzip jede Codierung möglich (Schaltungsaufwand, Timing)

55 Technische Informatik I (SS 2006) Synchroner Zähler als Zustandsautomat Betrachte Zählerstand als Zustand Möchte Vorwärts- und Rückwärtszählen Eingang R 0 31 2 R=0 R=1

56 Technische Informatik I (SS 2006) Zustandsautomat (2) Eingänge Beeinflussen Übergangs- regeln Zustandsspeicher 0, 1, 2, 3 Flip-Flops Übergangsregeln Wenn 0, dann 1 Wenn 1, dann 2 Wenn 3, dann 4 Wenn 4, dann 0 Kombinatorische Logik Ausgabe Kombinatorische Logik Eingänge

57 Technische Informatik I (SS 2006) Definitionen (Zustands-)Automat (state machine): System, dass verschiedene Zustände annehmen kann Übergänge hängen von Eingangsvariablen ab Endlicher Automat (finite s.m.) Nur begrenzte Anzahl von N Zuständen Deterministischer Automat Eingangsinformation und Vorzustand bestimmen Verhalten eindeutig Endlicher, deterministischer Automat …Grundlage der Prozesssteuerung

58 Technische Informatik I (SS 2006) Zustandsautomat (3) Eingänge gehen nur in Übergangslogik Moore-Automat Eingänge gehen auch in Ausgabelogik Mealy-Automat Zustandsspeicher 0, 1, 2, 3 Flip-Flops Übergangsregeln Wenn 0, dann 1 Wenn 1, dann 2 Wenn 3, dann 4 Wenn 4, dann 0 Kombinatorische Logik Ausgabe Kombinatorische Logik Eingänge

59 Technische Informatik I (SS 2006) Moore vs. Mealy Moore Spezialfall von Mealy Mealy kann sofort reagieren Weniger FFs Mehr kombinatorische Logik Aber: kombinatorische Logik kann kritisch werden. Hazards, Spikes Mealy kann in Moore umgewandelt werden (1 Takt Zeitverlust)

60 Technische Informatik I (SS 2006) Ampelanlage - Aufgabenstellung Zwei kreuzende Straßen Hauptstraße (1) soll Grün haben Nebenstraße (2) soll Rot haben, bis Auto wartet Berücksichtigung von Fußgängern Beide Straßen Rot für Fußgängerphase Eingänge Auto wartet A=1 Fußgänger wartet F=1

61 Technische Informatik I (SS 2006) Ampelanlage - Zustandsdiagramm Grün A=0 & F=0 Gelb A=1 | F=1 RotF F=1 F=0 RotA RotGelbF Grün2 Gelb2 ZustandAmpel1Ampel2Fußgänger Grün Gelb RotF RotGelbF RotA Grün2 Gelb2

62 Technische Informatik I (SS 2006) Wahl der Codierung 7 Zustände: Dichte Codierung benötigt 3 FFs XYZ Ausgänge Bsp: A1Rot=X|(¬X&Y&¬Z) Simulation ZustandAmpel1Ampel2Fußgänger Grün Gelb RotF RotGelbF RotA Grün2 Gelb2 XYZ 000 001 010 011 100 101 110

63 Technische Informatik I (SS 2006) Schaltungsentwurf Hier nur erste 4 Übergänge (Achtung: 000- Schleife fehlt!) Grün Gelb RotF RotGelbF 000 001 010 011 J Q ¬Q J Q ¬Q J Q ¬Q Auto Fuss

64 Technische Informatik I (SS 2006) Kombinatorische Logik als ROM Fasse die 3 FF- Ausgänge + 2 Eingänge als Adresse auf Die 3 Übergangs- Ausgänge und 8 Ampellichter als Bitmuster: 32 Wörter à 11 Bit ROM=Read Only Memory XYZAFXYZ111222FF 00000000 001 100 10 00001001 001 100 10 00010001 001 100 10 00011001 001 100 10 00100010 010 100 10 00101010 010 100 10

65 Technische Informatik I (SS 2006) Kombination von Zustandsmaschinen Schlecht: Fußgänger drückt kurz, Zustand geht von Grün nach Gelb, was macht Maschine? Normale Ampel; Fußgänger drückt, Licht geht an Brauchen Start-Stop-Logik (War selbst schon Automat) Start/Stop Fußgänger Ampel F Reset F-Ampel Rot

66 Technische Informatik I (SS 2006) Zusammenfassung Kapitel 1 Grundgatter UND, ODER, NICHT als boolsche Funktionen Schaltfunktionen und –netze als Funktionstabelle oder kombinatorisch Umwandlungen der Implementierung Paralleladdierer, -subtrahierer, -multiplizierer Kombinatorische Logik begrenzt Zustandsspeicher: Flip-Flop Zähler

67 Technische Informatik I (SS 2006) Zusammenfassung Kapitel 1 Schieberegister Serieller Addierer, Subtrahierer, Multiplizierer Codierung von Zuständen allgemein Übergänge von Zuständen Moore und Mealy-Automaten Funktions- und serielles Verhalten in ROM

68 Technische Informatik I (SS 2006) Ausblick: Arbiter Bus Gerät 1Gerät 3Gerät 2 Arbiter REQ1 ACK1REQ2 ACK2 REQ3 ACK3


Herunterladen ppt "Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich."

Ähnliche Präsentationen


Google-Anzeigen