Weitere wichtige Schaltnetze?

Präsentation zum Thema: "Weitere wichtige Schaltnetze?"—  Präsentation transkript:

1 Weitere wichtige Schaltnetze?
Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich Brauchen Volladdierer… HA+HA Brauchen Vollsubtrahierer… HA+HS …für parallele Rechenwerke Weitere wichtige Schaltnetze? Technische Informatik I (SS 2006)

2 Technische Informatik I (SS 2006)
Gate Eingänge werden auf Ausgänge abgebildet. Wenn E=1 (enable) E A0 A1 A2 A3 B0 B1 B2 B3 Technische Informatik I (SS 2006)

3 Weist mehreren Eingängen ein Ausgang zu
Multiplexer (MUX) Weist mehreren Eingängen ein Ausgang zu Auswahl von Eingang aX falls S=X in Binärdarstellung Realisierung mit disjunktiver Normalform: y=(¬S0 & ¬S1 & a0) | (S0 & ¬S1 & a2) | (¬S0 & S1 & a2) | (S0 & S1 & a3) S0 S1 S a0 a1 a2 a3 Bsp: 1-aus-4-MUX y S[0-1] zusammen- gefasst = Bus Technische Informatik I (SS 2006)

4 Demultiplexer (DEMUX)
Weist ein Eingang mehreren Ausgängen zu Auswahl von Ausgang yX falls S=X in Binärdarstellung Realisierung: y0=a & ¬S0 & ¬S1 y1=a & S0 & ¬S1 y2=a & ¬S0 & S1 y3=a & S0 & S1 y0 y1 y2 y3 S0 S1 S a Bsp: 1-zu-4-DEMUX Technische Informatik I (SS 2006)

5 Technische Informatik I (SS 2006)
Kodierer EIN Eingang aX auf 1, Ausgänge stellen Eingangsnummer X in Binärdarstellung dar Realisierung: y0=a1 | a3 y1=a2 | a3 y0 y1 a0 a1 a2 a3 Bsp: 4-zu-2-Kodierer Technische Informatik I (SS 2006)

6 Technische Informatik I (SS 2006)
Dekodierer Ein Ausgang yX wird gemäß Eingang in Binärdarstellung auf 1 gesetzt Realisierung: y0= ¬a0 & ¬a1 y1= a0 & ¬a1 y2= ¬a0 & a1 y3= a0 & a1 a0 a1 y0 y1 y2 y3 Bsp: 2-zu-4-Dekodierer Technische Informatik I (SS 2006)

7 Einsatzmöglichkeiten
MUX/DEMUX Übergang serielle/parallele Übertragung MUX Auswahl Speicherzelle Kodierer Eingangskodierung (z.B. Interrupt) Dekodierer Dekodierung eines Maschinenbefehls, auch Auswahl Speicherzelle Elementare Bauteile eines Prozessors Technische Informatik I (SS 2006)

8 Gatterverbrauch steigt mit zunehmender Komplexität stark an
kombinatorische Logik Zustand Technische Informatik I (SS 2006)

9 Technische Informatik I (SS 2006)
Teil 1: Logik 1c: Flip-Flops Technische Informatik I (SS 2006)

10 Grundelement: Flip-Flop (FF)
1 E1 Q1 E2 Q2 Zustand zunächst E1=1 E2=0 Q1=0 Q2=1 Ändere E2=1 Zustand für Q bleibt! 1 1 1 Wichtig: E1=E2=0 vermeiden Dann: Q1 = ¬Q2 (Q, Q) Technische Informatik I (SS 2006)

11 Grundelement: Flip-Flop (FF)
Nenne Eingänge S (Set) R (Reset) Negierte Logik Schaltzeichen S Q R S R Q S R Q ¬Q Technische Informatik I (SS 2006)

12 Technische Informatik I (SS 2006)
Zeitverhalten Bei ¬S=¬R=1 Anfangszustand gemäß Bauteiltoleranz ¬S= =0 ¬R= =0 Q= =0 ¬Q= =0 Zeit Technische Informatik I (SS 2006)

13 Asynchrone vs. synchrone Schaltungen
Basis-FF kann jederzeit sein Zustand ändern Sog. asynchrones Design Vorteil: Schnell Nachteil: In Kombination mit weiteren Schaltungselementen Verhalten schwer bestimmbar Synchrone Schaltungen Taktgeber Takt bestimmt durch langsamste Bauteilgruppe Flip-Flip: Braucht Takteingang Technische Informatik I (SS 2006)

14 Getaktetes Flip-Flop (FF)
C R Clock-(C)-Verarbeitung und Inverter Falls C=0 Ausgänge der NAND-Gatter =1 Keine Änderung, Falls C=1 Änderung des Basis-FF-Zustandes Jedoch während „C=1-Zyklus“ weitere Änderung möglich Q ¬Q S C R Q ¬Q Basis-FF Technische Informatik I (SS 2006)

15 Technische Informatik I (SS 2006)
D-Flip-Flop Sonderform des RS-FF D = delay Hält Informationen ein Taktzyklus S C R Q ¬Q Technische Informatik I (SS 2006)

16 Master-Slave-Flip-Flop
C R Q ¬Q 1 S C R Q ¬Q X 1 X 1 X S C R Q ¬Q Master Slave Master übernimmt Zustand bei C=1 Slave übernimmt Zustand bei C=(1→0) Technische Informatik I (SS 2006)

17 Master-Slave-Flip-Flop
S= =0 R= =0 C= =0 Q= =0 Zeit Flip-Flop übernimmt Zustand bei C=(1→0) Änderungen während Takt =1 können überschrieben werden Aber: Umsetzen wird „gelatched“ Technische Informatik I (SS 2006)

18 Master-Slave-JK-Flip-Flop
1 1 1 1 1 1 S C R Q ¬Q 1 K 1 1 1 J=1 =0 K=1 =0 C=1 =0 Q= =0 Technische Informatik I (SS 2006)

19 Master-Slave-JK-Flip-Flop
Eigenschaften: JK-Eingänge entsprechend zu Q Q bleibt stabil (wie MS-FF) JK-Eingänge gegenteilig zu Q Q ändert sich (wie MS-FF) J=K=1 Q toggelt bei fallender Taktflanke Keine undefinierten Zustände J C K Q ¬Q Technische Informatik I (SS 2006)

20 Master-Slave-JK-FF mit direkten Eingängen
Zwei weitere Eingänge üblich R=Reset Bewirkt asynchrones Löschen (Q=0) P=Preset Asynchrones Setzen (Q=1) P J C K Q ¬Q R Technische Informatik I (SS 2006)

21 Technische Informatik I (SS 2006)
1-Bit-Speicher Problem des Überschreibens: Brauchen definierten Zeitpunkt, wenn Eingänge stabil Wählen ein Eingang (D=data) Zusätzlich ein Schreibeingang (W=write) Synchroner 1-Bit-Speicher C W D J C K Q ¬Q Technische Informatik I (SS 2006)

22 Technische Informatik I (SS 2006)
1-Bit-Speicher Schreibvorgang bei fallender Taktflanke und W=1 Zusätzlich möglich: Leseeingang (R=read) Q=0 falls R=0 Andere Möglichkeit: Kombinierter RW-Eingang mit CS („Chip Select“) D=1 =0 W=1 =0 C=1 =0 Q= =0 C W D Q Technische Informatik I (SS 2006)

23 1-Bit-Schreib-Lese-Speicher
Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden Ausschalten der Ausgabe mit R (=read) Kombinierter RW-Eingang mit CS („Chip Select“) CS RW D Q C W D Q R Q‘ RW CS D Q Technische Informatik I (SS 2006)

24 1-Bit-Schreib-Lese-Speicher
Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden (mit CS) RW gibt die „Richtung“ an D muss nur zum gewählten Zeitpunkt gültig sein D = =0 RW= =0 CS = =0 Q = =0 Schreibzyklus Lesezyklus Technische Informatik I (SS 2006)

25 Technische Informatik I (SS 2006)
Mehr-Bit-Speicher CS RW D Q A0 A1 RW Bsp: 4-Bit-Speicher, ein Bit soll gewählt werden RW und D gemeinsamer Eingang Adressbus A[0-1] selektiert Bit Din CS CS RW D Q CS RW D Q CS RW D Q Dout Technische Informatik I (SS 2006)

26 Technische Informatik I (SS 2006)
Speicherbausteine D[0-7] D0 D1 D2 D3 D4 D5 D6 D7 A[0-1] CS RW D0 D1 D2 D3 D4 D5 D6 D7 Üblicher Speicher für schnelle Anwendungen Auswahl der Reihe durch Adressleitung RAM (=„random access memory“) Verliert keine Informationen, solange Gatter arbeiten Statisch (=static) SRAM Technische Informatik I (SS 2006)

27 Technische Informatik I (SS 2006)
Zusammenfassung Basis-Flip-Flop (FF) merkt sich Zustand („latch“) zu beliebiger Zeit Nachteile: Nicht synchron Undefinierte Zustände möglich Getaktetes RS-FF übernimmt nur bei C=1 Master-Slave-FF übernimmt bei C=1, Bis C=(1→0) Zustandsänderung möglich Ab C=0 Eingang eingefroren, Slave gibt übernommenen Zustand an Ausgang Technische Informatik I (SS 2006)

28 Technische Informatik I (SS 2006)
Zusammenfassung Master-Slave-JK-FF Keine undefinierten Zustände Weiterentwicklung: Direkte Lösch- (R-) und Setzeingänge (P) 1-Bit-Speicher RW-Eingang für Schreib-/Leserichtung CS definiert Zeitfenster, wenn Daten stabil und gültig Mehr-Bit-Speicher mit Adressierung Parallele Datenein- und Ausgabe (z.B. 8 Bit) Technische Informatik I (SS 2006)

29 Können Zustände speichern Ursprüngliches Problem:
Vereinfachung von Schaltnetzen Technische Informatik I (SS 2006)

30 1d: Serielle Rechenwerke
Teil 1: Logik 1d: Serielle Rechenwerke Technische Informatik I (SS 2006)

31 Mensch ist nicht zu parallelem Arbeiten ausgelegt 0111 +1011
=10010 =00111 Bit-für-Bit-Ausgabe von Binärzahlen Technische Informatik I (SS 2006)

32 Technische Informatik I (SS 2006)
Schieberegister (SR) Dser C 1 1 1 1 1 1 J C K Q ¬Q J C K Q ¬Q J C K Q ¬Q Reihenschaltung von FF‘s Serielle Eingabe Dser wird parallelisiert (Q-Ausgänge der einzelnen FF‘s) Seriell-Parallelumsetzer Dser C Q0 Q1 Qn Q Technische Informatik I (SS 2006)

33 Technische Informatik I (SS 2006)
Zeitverhalten SR Zeit T0 T1 T2 T3 T4 Dser 1 Q0 Q1 Q2 Q3 4-Stufiges SR: Setzt serielle Information in 4 Taktzyklen in parallele Information um Rechendauer vs. Parallelisierung Technische Informatik I (SS 2006)

34 Technische Informatik I (SS 2006)
Parallele Eingabe Benutzen direkte Setz- und Löscheingänge Ersetze jedes FF (x) in SR durch obige Schaltung P J C K Q ¬Q R D0 D1 Dn Ppar Dser C Q0 Q1 Qn Q Ppar Dx Technische Informatik I (SS 2006)

35 Links-Rechts-Schieberegister (LR-SR)
Dser LR LR LR J C K Q ¬Q J C K Q ¬Q J C K Q ¬Q Reihenschaltung von FF‘s JK-Eingänge werden jeweils mit LR und MUX umgeschaltet Technische Informatik I (SS 2006)

36 Technische Informatik I (SS 2006)
Serielles Addierwerk Augend 1 Summe VA A C S Ü B 1 1 1 1 1 1 1 Addend 1 J C K Q ¬Q 1 1 1 1 Carry-Bit Takt: 1 2 3 4 Technische Informatik I (SS 2006)

37 Eigenschaften serielles Addierwerk
3 Register 2 für Operanden Paralleleingang wird für Startwerte benutzt Serieller Eingang wird auf „0“ gelegt 1 für Ergebnis Parallelausgang für Ergebnis Ergebnis wird um ein Bit erweitert (letzter Übertrag) Carry-Bit (spezielles „Register“) N-Bit-Addition benötigt N Takte Problem: Weitere Takte würden Ergebnis löschen Technische Informatik I (SS 2006)

38 Serielles Addierwerk mit Akkumulator
Operand 1 VA A C S Ü B 1 1 Akkumulator 1 1 J C K Q ¬Q Carry-Bit Takt: 1 2 3 4 Technische Informatik I (SS 2006)

39 Technische Informatik I (SS 2006)
Akkumulator Vorteile Nur 2 Register werden benötigt Ergebnis steht gleich wieder für neue Operation zur Verfügung Nach Prüfung des Carry-Bits Carry-Bit evt. löschen Nach Initialisierung des Operanden Analog: Subtraktion Umschaltbarer Addierer/Subtrahierer Immer noch offen: Erzeugung von N Taktpulsen Technische Informatik I (SS 2006)

40 Technische Informatik I (SS 2006)
Zähler 1 J C K Q ¬Q 1 Q1 J C K Q ¬Q 1 Q2 Q0 J C K Q ¬Q C C=1 =0 Q0=1 =0 Q1=1 =0 Q2=1 =0 Technische Informatik I (SS 2006)

41 Technische Informatik I (SS 2006)
Asynchroner Zähler Q0 wirkt als Takt für Q1 Q1 wirkt als Takt für Q2 Usw. Laufzeit pro Umklappvorgang tD Insgesamt (n-1)*tD Zeitversatz zwischen erstem und letztem Bit Kombinatorische Logik zum Dekodieren: Gefährlich! (sog. „ripple counter“) Brauchen synchrones Design Technische Informatik I (SS 2006)

42 Technische Informatik I (SS 2006)
Synchrone Zähler JK-FF mit J=K=1 ist 2er-synchron-Zähler Q0 Toggelt bei jedem Takt Für 4er-Zähler muss Takt synchron 2tem FF zugeführt werden. Übergangstabelle aufstellen Zähler- stand 1 2 3 Q0 1 Q1 1 J1 K1 (Setzen) Zähler- stand 1 2 3 Q0 1 Q1 1 J1 K1 (Toggeln) Technische Informatik I (SS 2006)

43 Synchrone Zähler: Aufbau
4er-synchron-Zähler J0=K0=1 und J1=K1=Q0 Analog: 8er-synchron-Zähler J0=K0=1 und J1=K1=Q0 und J2=K2=(Q0 & Q1) Q1 J C K Q ¬Q J C K Q ¬Q 1 Q0 Q1 Technische Informatik I (SS 2006)

44 Technische Informatik I (SS 2006)
Start-Stop-Logik Ziel: Brauchen 4 Taktpulse Aktiv Inaktiv Cout Cin J C K Q ¬Q Start 0…7 C R Q0 Q1 Q2 Technische Informatik I (SS 2006)

45 Start-Stop als Zustand
Kombinatorische Logik bestimmt: Wenn Aktiv Zähler=Zähler+1 Cout=Cin Wenn Inaktiv Zähler=0 Cout=0 (Zähler als „Black Box“ angenommen) Brauchen Zustandssteuerung für Aktiv/Inaktiv Start = 0 Start = 1 Zähler < 4 Zähler ≥ 4 Aktiv Inaktiv Technische Informatik I (SS 2006)

46 Technische Informatik I (SS 2006)
Multiplikationen Dezimalzahlen Binärzahlen * 12 + 2*5=10 + 1*5= *3= 6 +1*2= 2 = *101110 +1* * = Technische Informatik I (SS 2006)

47 Parallel-Multiplikation
B0 P0 1 Bit 2 Bit Aufwendig 3 Bit 3*3 UND-Gatter 3 VA + 3 HA Noch aufwendiger! B1 A1 B0 A0 A B S Ü P P P2 P3 Technische Informatik I (SS 2006)

48 Serien-Multiplizierer
Multiplikator 1 M 1 1 Multiplikant 2 Bit Multiplikator 3 Bit Akkumulator 4(+1) Bit Langsam (Additionen mit M=0) Multiplikant 1 1 1 Akkumulator (Produkt) VA 1 1 1 1 Technische Informatik I (SS 2006)

49 Zustände Serienmultiplizierer
Start = 0 & M = 1 Start = 1 & M = 0 Inaktiv LR-Shift 1234 Start = 1 Bsp: 2Bit * 3Bit Hier nur 1. Zyklus Akkumulierung nicht nötig, falls M=0 Übergänge müssen kontrolliert werden Nächstes Kapitel Technische Informatik I (SS 2006)

50 Technische Informatik I (SS 2006)
Teil 1: Logik 1e: Zustandsautomaten Technische Informatik I (SS 2006)

51 Synchroner Zähler als Zustandsautomat
Betrachte Zählerstand als Zustand Übergänge ohne Randbedingungen 3 1 2 Technische Informatik I (SS 2006)

52 Technische Informatik I (SS 2006)
Zustandsautomat (1) Zustandsspeicher „0“, „1“, „2“, „3“ Ausgabe Kombinatorische Logik Flip-Flops Übergangsregeln Wenn „0“, dann „1“ Wenn „1“, dann „2“ Wenn „3“, dann „4“ Wenn „4“, dann „0“ Nur Ausgabe Hier Codierung möglich Keine Eingabe Takt und asynchroner Reset kein Eingang! Kombinatorische Logik Technische Informatik I (SS 2006)

53 Codierung der Zustände
Natürliche Codierung: „0“ ist 00 „1“ ist 01 „2“ ist 10 „3“ ist 11 Decodierung nicht nötig „One-Hot“ Codierung: „0“ ist 0001 „1“ ist 0010 „2“ ist 0100 „3“ ist 1000 Decodierung z.B. durch 4-zu-2-Kodierer Technische Informatik I (SS 2006)

54 Codierung der Zustände
Bsp: Ampelfarben „Rot“ ist 001 „Gelb“ ist 010 „Grün“ ist 100 „Rot-Gelb“ ist 011 Natürliche Codierung, „verschwendet“ Flip-Flops Nur 4 Zustände, 2 FFs reichen aus, „dichte Codierung“ „Rot“ ist 10 „Gelb“ ist 01 „Grün“ ist 00 „Rot-Gelb“ ist 11 Im Prinzip jede Codierung möglich (Schaltungsaufwand, Timing) Technische Informatik I (SS 2006)

55 Synchroner Zähler als Zustandsautomat
Betrachte Zählerstand als Zustand Möchte Vorwärts- und Rückwärtszählen Eingang R R=1 R=0 3 1 2 Technische Informatik I (SS 2006)

56 Technische Informatik I (SS 2006)
Zustandsautomat (2) Zustandsspeicher „0“, „1“, „2“, „3“ Ausgabe Kombinatorische Logik Flip-Flops Übergangsregeln Wenn „0“, dann „1“ Wenn „1“, dann „2“ Wenn „3“, dann „4“ Wenn „4“, dann „0“ Eingänge Beeinflussen Übergangs- regeln Kombinatorische Logik Eingänge Technische Informatik I (SS 2006)

57 Technische Informatik I (SS 2006)
Definitionen (Zustands-)Automat („state machine“): System, dass verschiedene Zustände annehmen kann Übergänge hängen von Eingangsvariablen ab Endlicher Automat („finite s.m.“) Nur begrenzte Anzahl von N Zuständen Deterministischer Automat Eingangsinformation und Vorzustand bestimmen Verhalten eindeutig Endlicher, deterministischer Automat …Grundlage der Prozesssteuerung Technische Informatik I (SS 2006)

58 Technische Informatik I (SS 2006)
Zustandsautomat (3) Zustandsspeicher „0“, „1“, „2“, „3“ Ausgabe Kombinatorische Logik Flip-Flops Eingänge gehen nur in Übergangslogik Moore-Automat Eingänge gehen auch in Ausgabelogik Mealy-Automat Übergangsregeln Wenn „0“, dann „1“ Wenn „1“, dann „2“ Wenn „3“, dann „4“ Wenn „4“, dann „0“ Kombinatorische Logik Eingänge Technische Informatik I (SS 2006)

59 Technische Informatik I (SS 2006)
Moore vs. Mealy Moore Spezialfall von Mealy Mealy kann sofort reagieren Weniger FFs Mehr kombinatorische Logik Aber: kombinatorische Logik kann kritisch werden. Hazards, Spikes Mealy kann in Moore umgewandelt werden (1 Takt Zeitverlust) Technische Informatik I (SS 2006)

60 Ampelanlage - Aufgabenstellung
Zwei kreuzende Straßen Hauptstraße (1) soll „Grün“ haben Nebenstraße (2) soll „Rot“ haben, bis Auto wartet Berücksichtigung von Fußgängern Beide Straßen „Rot“ für Fußgängerphase Eingänge Auto wartet A=1 Fußgänger wartet F=1 Technische Informatik I (SS 2006)

61 Ampelanlage - Zustandsdiagramm
Fußgänger Grün Gelb RotF RotGelbF RotA Grün2 Gelb2 A=0 & F=0 Grün A=1 | F=1 Gelb RotA F=0 F=1 RotF Grün2 RotGelbF Gelb2 Technische Informatik I (SS 2006)

62 Technische Informatik I (SS 2006)
Wahl der Codierung 7 Zustände: Dichte Codierung benötigt 3 FFs „XYZ“ Ausgänge Bsp: A1Rot=X|(¬X&Y&¬Z) Simulation XYZ 000 001 010 011 100 101 110 Zustand Ampel1 Ampel2 Fußgänger Grün Gelb RotF RotGelbF RotA Grün2 Gelb2 Technische Informatik I (SS 2006)

63 Technische Informatik I (SS 2006)
Schaltungsentwurf J Q ¬Q Hier nur erste 4 Übergänge (Achtung: 000-Schleife fehlt!) 000 001 010 011 Grün Gelb RotF RotGelbF Auto Fuss Technische Informatik I (SS 2006)

64 Kombinatorische Logik als ROM
XYZAF X‘Y‘Z‘111222FF 00000 00001 00010 00011 00100 00101 Fasse die 3 FF-Ausgänge + 2 Eingänge als Adresse auf Die 3 Übergangs-Ausgänge und 8 Ampellichter als Bitmuster: 32 Wörter à 11 Bit ROM=„Read Only Memory“ Technische Informatik I (SS 2006)

65 Kombination von Zustandsmaschinen
Schlecht: Fußgänger drückt kurz, Zustand geht von „Grün“ nach „Gelb“, was macht Maschine? „Normale“ Ampel; Fußgänger drückt, Licht geht an Brauchen Start-Stop-Logik (War selbst schon Automat) Fußgänger F Start/Stop Ampel Reset F-Ampel Rot Technische Informatik I (SS 2006)

66 Zusammenfassung Kapitel 1
Grundgatter UND, ODER, NICHT als boolsche Funktionen Schaltfunktionen und –netze als Funktionstabelle oder kombinatorisch Umwandlungen der Implementierung Paralleladdierer, -subtrahierer, -multiplizierer Kombinatorische Logik begrenzt Zustandsspeicher: Flip-Flop Zähler Technische Informatik I (SS 2006)

67 Zusammenfassung Kapitel 1
Schieberegister Serieller Addierer, Subtrahierer, Multiplizierer Codierung von Zuständen allgemein Übergänge von Zuständen Moore und Mealy-Automaten Funktions- und serielles Verhalten in ROM Technische Informatik I (SS 2006)

68 Technische Informatik I (SS 2006)
Ausblick: Arbiter Bus Gerät 1 Gerät 2 Gerät 3 REQ1 ACK1 REQ2 ACK2 REQ3 ACK3 Arbiter Technische Informatik I (SS 2006)