Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

4 Speicher TexPoint fonts used in EMF. Read the TexPoint manual before you delete this box.: A A AA A A 4.1 Anforderungen 4.1 Speicherzellen 4.3 SRAM,

Ähnliche Präsentationen


Präsentation zum Thema: "4 Speicher TexPoint fonts used in EMF. Read the TexPoint manual before you delete this box.: A A AA A A 4.1 Anforderungen 4.1 Speicherzellen 4.3 SRAM,"—  Präsentation transkript:

1 4 Speicher TexPoint fonts used in EMF. Read the TexPoint manual before you delete this box.: A A AA A A 4.1 Anforderungen 4.1 Speicherzellen 4.3 SRAM, DRAM 4.4 Caches

2 Kap. 4.12 Prinzipieller Aufbau eines Rechners Bestandteile: Prozessor (CPU) Hauptspeicher Externe Speicher Eingabegeräte (Tastatur, Maus) Ausgabegeräte (Bildschirm, Drucker, Plotter) Busse Prozessor (CPU) System-Bus Haupt- speicher Ein-/Ausgabe-Geräte, externe Speicher, externe Kommunikation

3 Kap. 4.13 4.1 Anforderungen an Speicher so schnell wie Prozessor – sonst muss der Prozessor warten, so groß, wie jede vorstellbare Anwendung verlangt, - sonst können manche Anwendungen nicht auf dem Rechner realisiert werden, so dauerhaft (persistent), wie es die Daten verlangen – sonst droht Verlust, und bezahlbar. Anforderungen liegen teilweise miteinander im Konflikt: schnelle Speicher sind nicht billig, beliebig große Speicher sind nicht bezahlbar, dauerhafte Speicherung kostet Zeit und Energie.

4 Kap. 4.14 Von Schaltkreisen zu Schaltwerken (mit Speichern) Bisher wurden nur kombinatorische Schaltkreise betrachtet; dabei war G azyklisch. Schaltpläne, Schaltungen Schaltungen dieser Art werden benötigt, um speichernde Elemente zu definieren! Was geschieht, wenn G nicht azyklisch ist? ? x1x1 y1y1 G1G1 kein stabiler Zustand!

5 Kap. 4.15 Überblick Im folgenden werden Schaltwerke behandelt. Sie enthalten Flip-Flops. Es gibt eine Trennung zwischen Schaltkreisen und speichernden Elementen. Jeder Zyklus in Schaltwerk enthält Flip-Flop. Der Zustand eines Schaltwerkes ist gegeben durch die in den Flip-Flops gespeicherten Werte Schaltwerke realisieren endliche Automaten. Sie werden benutzt z.B. als Kontrolllogik im Steuerwerk für die Interpretation von Befehlen.

6 Kap. 4.16 Definition: Schaltwerke Aufteilung eines synchronen Schaltwerks in Schaltnetz und speichernde Elemente: y i t = f i (x 1 t, x 2 t,..., x k t, s 1 t, s 2 t,...s p t ) s i t+1 = g i (x 1 t, x 2 t,..., x k t, s 1 t, s 2 t,...s p t ) Schaltnetz x1tx1t xktxkt y1ty1t ymtymt Clk Speicher s1ts1t s2ts2t sptspt s 1 t+1 s 2 t+1 s p t+1

7 Kap. 4.17 Die Physik digitaler Schaltungen Versorgungsspannung VCC und zwei Spannungen, V IL und V IH, zur Repräsentation der logischen Werte 0 und 1 an den Eingägen von Gattern: Ebenso an den Ausgängen: Wird der Ausgang u mit dem Eingang v verbunden, so sollte gelten: Eingangspegel

8 Kap. 4.18 Signalverläufe 0 VCC V IH V IL physikalisch logisch 1 0 undefiniert Puls

9 Kap. 4.19 Spike-freies Umschalten Umschalten von X 1 = 1, X 2 = 0, Y = 0 auf X 1 = 0, X 2 = 1, Y = 0, ohne dass zwischendurch Y auf 1 steigt. x2x2 y x1x1 1 0 0

10 Kap. 4.110 Übergang im RS-Flip-Flop (stabiler) Zustand Q = 0 ) (stabiler) Zustand Q = 1: /S /R Q /Q 1 1 1 0 1 0 G1G1 G2G2 ) 0 ) 1 ) 0 ) 1 Senke /S zur Zeit t 0 ab und hebe zu t 0 + x wieder an (einen solchen Signalverlauf nennt man Puls ) Nach Zeit t P/SQ ist Q = 1. Wähle x so, dass kein Spike entsteht! Nach Zeit t P/S/Q ist /Q = 0. Schaltung mit zwei stabilen Zuständen, geeignet, um 1 Bit zu speichern. Setzen des Flip-Flops /S und /R durch Absenken aktiviert: active low

11 Kap. 4.111 RS-Flip/Flop, Aufbau und Funktion Zustand 1 C1 hoch, C2 tief T1 und T4 ein, T2 und T3 aus Zustand 0 C2 hoch, C1 tief T2 T3 ein, T1 T4 aus Address line Transistoren T5 und T6 schalten zusammen Schreibe – lege Wert auf B & Komplement auf B Lese – Wert ist auf Eingang B

12 Kap. 4.112 D-Latch /S /R Q /Q RS-FF W D Symbol: W D Q /Q erlaubt Speichern eines ankommenden Datensignals D durch einen Puls (Interval zwischen Senken und Heben) an W W active high

13 Kap. 4.113 Symbol: Taktflankengesteuertes D-Flipflop CK D Q D-FF Clockeingang Steuerung durch eine Flanke eines Signals (Clock)

14 Kap. 4.114 n-Bit-Register CKCK D Q D-FF CKCK D Q CKCK D Q D0D0 D1D1 D n-1 Q0Q0 Q1Q1 Q n-1 CK D Q n-Reg n n Schaltsymbol

15 Kap. 4.115 Aufbau eines n-Bit-Zählers X CK D Q n-Reg n n CK n-INC 0 1 n n n /C C out C in /L 0 Y /C clear, /L load, X Eingabe, Y Ausgabe

16 Kap. 4.116 Random Access Memory (RAM) Charakteristiken: lineares Feld von Speicherzellen einzelne Zelle selektierbar durch Adresse (dies hat ihm den Namen gegeben, gilt aber für die anderen Speicherarten auch!) Lesen und Schreiben möglich (macht eigentlich den Unterschied aus!) ist volatil, d.h. verliert seine gespeicherten Werte und ist deshalb nur als Zwischenspeicher verwendbar.

17 Kap. 4.117 Schaltbild eines SRAMs (ein einzeln adressiertes Bit) DnDn A ONON D out G0G0 GiGi G N-1 QiQi D in W FNFN FNFN WiWi W D Q W Y0Y0 Y N-1 YiYi D n N N D-Latch A Adresse, W write, D in Dateneingabe, D out Datenausgabe D n Dekodierer, O N Oder

18 Kap. 4.118 Statisches RAM, SRAM Bits als Zustände/Schalter gespeichert ohne Verlust von Ladung keine Auffrischung benötigt komplizierter zu bauen größer pro Bit teurer schneller gebraucht für den Cache digital benutzt Flip-Flops

19 Kap. 4.119 Dynamisches RAM, DRAM Bits als Ladung in Kondensatoren gespeichert verlieren Ladung brauchen deshalb Auffrischung (refresh) einfacher zu bauen kleiner pro Bit billiger langsamer gebraucht für Arbeitsspeicher im Wesentlichen analog - Ladungsniveau bestimmt Wert

20 Kap. 4.120 Dynamic RAM - Struktur und Funktion Address line aktiv, wenn Bit gelesen oder geschrieben, Transistor schaltet (Strom fließt) Schreiben Spannung auf der bit line hoch für 1, tief für 0 Signal auf address line transferiert Ladung zum Kondensator Lesen Ladung des Kondensators wird zur bit line und zu einem Leseverstärker transferiert vergleicht mit Referenzwert, um 0 or 1 zu bestimmen Kondensatorladung muss aufgefrischt werden

21 Kap. 4.121 Vergleich SRAM, DRAM beide volatil es muss Energie aufgewendet werden, um Daten zu erhalten Dynamische Speicherzelle einfacher zu bauen und kleiner dichter billiger braucht refresh kann in größere Einheiten gepackt werden Statische RAM schneller nur für Cache

22 Kap. 4.122 Read Only Memory (ROM) Permanenter Speicher Nicht volatil Gebraucht für Microprogrammierung Bibliotheksfunktionen Systemprogramme (BIOS) Funktionstablellen

23 Kap. 4.123 Typen von ROM Beschrieben bei der Herstellung teur für kleine Produktionschargen Programmable (once) PROM brauchen spezielle Programmiergeräte Read mostly Erasable Programmable (EPROM) gelöscht durch UV-Bestrahlung Electrically Erasable (EEPROM) braucht viel länger zu schreiben als zu lesen Flash memory elektrisches Löschen des ganzen Speichers

24 Kap. 4.124 Organisation im Detail Kritischer Parameter: wieviel Bits können auf einmal gelesen bzw. geschrieben werden Alternativen: Ein 16Mbit Chip kann organisiert sein als 1M von 16 Bit- Wörtern – wie in der Abstraktion der ISA Ein 1-Bit-pro-Chip System hat 16 1Mbit Chips mit Bit 1 jedes Worts in Chip 1 usw. Ein 16Mbit Chip kann z.B. als ein 2048 x 2048 x 4Bit Matrix organisiert sein (4 Bits auf einmal gelesen/geschrieben) Reduziert die Zahl der Adress-Pins Multiplexing von Zeilen-Adresse und Spalten-Adresse 11 Pins, um (2 11 =2048) zu adressieren Mit einem weiteren Pin doppelter Wertebereich, also x4 Kapizität

25 Kap. 4.125 Typischer 16 Mb DRAM (4M x 4)

26 Kap. 4.126 Datenpfade der CPU - graphisch ALU PCIN1IN2ACCI 0 32 DID A LR ALUDId 0LdPCLdIN1LdIN2LdACCLd PCAd DDId ALUAd ACCDd 0RdIRdDRd IAd

27 Kap. 4.127 Einfluss des Speichers auf die Ausführungsgeschwindigkeit Prozessor Speicher Load a Load b Add Store x abxabx Load a2 Load b 3 Add 5 Store x Viel Verkehr auf dem Bus! Geschwindkeits- unterschied ist fatal, etwa 100:1! Load a Load b Add Store x 2 3 Ausführung eines Programms

28 Kap. 4.128 Lösung des Problems: Caches Schneller Zwischenspeicher zwischen Prozessor und (Haupt-) Speicher Prozessor Speicher Bus Cache schnell, klein, teuer (relativ) langsam, groß, billig Transport dauert ~ 1 Zyklus Transport dauert ~ 100 Zyklen

29 Kap. 4.129 Caches Statische RAM-Speicher sind schnell aber teuer, dynamische RAM-Speicher sind billig aber langsam. kleinen Cache in SRAM-Technologie auf Chip + großen Speicher in DRAM-Technologie Vorteil: wegen lokalen Zugriffsverhaltens der Programme im Durchschnitt schneller Zugriff Nachteil: hohe Schwankungsbreite für Zugriffszeiten Für Echtzeitsysteme: korrekte und präzise Analysen der Zugriffszeiten notwendig

30 Kap. 4.130 Caches CPU DRAM Speicher Speicher Cache- Control Adreßbus Datenbus Instruktionscache Datencache In der Regel besitzt ein Rechner einen getrennten Cache für Instruktionen (Instruktionscache) und für Daten (Datencache). Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. software-transparent Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen.

31 Kap. 4.131 Speicher Funktion – Aufbewahrung für Programme und Daten Organisation – meist eine Hierarchie CPU-Register Speicher Befehle/Adressen/./Operanden Programm 1-8 Bytes Blöcke Cache Controller 8-128 Bytes oben unten schnell, klein langsam, groß Cache Festplatte Seiten Betriebssystem 512-4K bytes Band Dateien Bnutzer/Operator Mbytes Inhalte/Struktur Besitzer/Verwalter Größe


Herunterladen ppt "4 Speicher TexPoint fonts used in EMF. Read the TexPoint manual before you delete this box.: A A AA A A 4.1 Anforderungen 4.1 Speicherzellen 4.3 SRAM,"

Ähnliche Präsentationen


Google-Anzeigen