Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.

Ähnliche Präsentationen


Präsentation zum Thema: "SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung."—  Präsentation transkript:

1 SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung 4

2 Test hochintegrierter Schaltungen November 07 2 Institut für Elektrotechnik und Informationstechnik Aufgabe 6 (prob. Netzanalyse) Die tatsächlichen Wahrscheinlichkeiten der Summen hängen allein von der Definition der Addition ab. Die heuristisch berechneten Wahrscheinlichkeiten der Summen hängen allein von der Struktur der Schaltung ab.

3 Test hochintegrierter Schaltungen November 07 3 Institut für Elektrotechnik und Informationstechnik Aufgabe 6 (prob. Netzanalyse) O(a0,sn-1)=Wahrscheinlichkeit eine Signaländerung von a0 am höchstwertigsten Summenausgang zu observieren =O(a0,c1) * П {O(ci,ci+1)} * O(cn-1,sn-1) O(ci-1,ci)=p(ai=0)*p(bi=1)+p(ai=1)*p(bi=0)= =0.5 O(a0,c1)= p(ai=0)*p(ci=1)+p(ai=1)*p(ci=0)= =0.5 O(cn-1,sn-1)=1 O(a0,sn-1)=0.5^(n-1) i=1..n-2

4 Test hochintegrierter Schaltungen November 07 4 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT)

5 Test hochintegrierter Schaltungen November 07 5 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) 3 Pins: 1.Eine Scankette (1 Scan-In + 1 Scan-Out), ein Test-Enable, Muxed D- Flip-Flop, Testmuster der zweiten Übung 2.Mehrere Scanketten mit Kompression 3.…

6 Test hochintegrierter Schaltungen November 07 6 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) Die Testmuster sind hilfreich für full scan Für jedes Muster Scan-In und Capture Modus anwenden Trotzdem gibt es redundante Fehler Ad-Hoc Kontroll- und Observierungspunkte einfügen

7 Test hochintegrierter Schaltungen November 07 7 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) schlechte Observierbarkeiten für d, i und l jeweils ein Observierungpunkt ist zu aufwändig Knoten besitzen gute 0-Kontrollierbarkeiten Observierungpunkt für n schlechte 1-Kontrollierbarkeiten in n,p und r Kontrollpunkte in n und p

8 Test hochintegrierter Schaltungen November 07 8 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) Scan-Kette für FF

9 Test hochintegrierter Schaltungen November 07 9 Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) Scan-Kette für FF Observierungspunkt für n

10 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) Scan-Kette für FF Observierungspunkt für n Kontrollpunkte für n und p längere Scan- Phasen Ungeschicktes Vorgehen bzgl. d. berechneten Testmuster 4. PIN

11 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) RSISE R i7 i8 Scan-In Capture RSISE Scan-In (Out) Capture Test für kombinatorische Schaltung Kontrollpunkte richtig setzen

12 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) RSISE R i7 i8 RSISE Test für kombinatorische Schaltung

13 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 7 (DFT) RSISE R i7 i8 RSISE Test für kombinatorische Schaltungweitere Haftfehler: ursprünglich redundante Fehler d,i und l können mit Prüfpfad beliebig gesetzt und über n-Observierung herausgeschoben werden für n,p,r können nun n und p auf 1 gesetzt werden Clock-Signale, Shift-Signale des Ptüfpfades, Scan-Enable Flankensteuerung, Muster 1 (0 in out8) und Muster 3 (1 in out 8)

14 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) 0 u1 u2 1 u1 and u2 u1 nor u2 0 u1 and u2 u1 nor u2 Ri7i8Zout7out8 0uuuuu 11u??? 011??? Informationsverlust kann erkannt werden

15 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) 01 u1 uu 1010 u0u0u0u0 u0u0 u0 u0u0 Ri7i8Zout7out8 0uuuuu 11u ??? ereignisgesteuerte Simulation

16 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) Ri7i8Zout7out8 0uuuuu 11u full scan beginnend bei i7

17 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) Ri7i8Zout7out8 0uuuuu 11u Ri7i8Zout7out capture

18 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) Ri7i8Zout7out ??? 100??? Ri7i8Zout7out Scan-in und -out

19 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 8 (DFT) Ri7i8Zout7out ??? u Ri7i8Zout7out Scan-in und -out

20 Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Scan-in und -out Aufgabe 8 (DFT) Ri7i8Zout7out Ri7i8Zout7out u 0 0 0


Herunterladen ppt "SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung."

Ähnliche Präsentationen


Google-Anzeigen