Technische und Wirtschaftswissenschaftliche Universität Budapest Lehrstuhl für Elektronische Bauelemente MIKROELEKTRONIK, VIEEAB00 MOS Schaltkreise: Komponenten, Konstruktionsfragen
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Untersuchte Abstraktionsebene SYSTEM BLOCK (MODULE) + GATTER (GATE) SCHALTKREIS (CIRCUIT) n+ SD G BAUSTEIN (DEVICE) V out V in
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Rekapitulation: Grundlagen von CMOS Gattern ► nMOS Netz: zieht den Ausgang zu GND herunter: Pull- Down Network (PDN) ► pMOS Netz: zieht den Ausgang zu VDD hoch: Pull-Up Network (PUN) ► PUN ist das Duale von PDN F(In 1,In 2,…In N ) V DD In 1 In 2 In N In 1 In 2 In N PUN PDN … … Y A B VDD A Y B
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Komplex Gatter – das ist noch überschaubar: V DD X X GND AB C PUN PDN D A B C D C AB X = !((A+B)(C+D)) B A D C D
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Konstruktion des dualen Schaltkreises: CA E DB CA E DB
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Statischer CMOS Volladdierer !C out = !C in & (!A | !B) | (!A & !B) C out = C in & (A | B) | (A & B) B BB B B B B B A A A A A A A A C in !C out !Sum !Sum = C out & (!A | !B | !C in ) | (!A & !B & !C in ) Sum = !C out & (A | B | C in ) | (A & B & C in )
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET ► Der traditionelle CMOS Volladdierer ist schwierig zu überschauen, braucht viele Transistoren. ► Vereinfachung: Verwendung von Transfer Gattern (transmission gate) Eine Logikverknüpfung kann nicht nur durch die Gestaltung des Strompfads zwischen VDD und GND realisiert werden. Schalter können auch in den Signalpfad eingefügt werden Analogschalter in digitalen Schaltkreisen Anwendung von Transfer Gattern (TG)
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Eigenschaften von TG Logik ► CMOS: in Gegentakt gesteuerte n/p Transistoren ► weniger Transistoren ► Zweiwege-Signalverkehr ► kein statischer Verbrauch ► der serieller Widerstand ist kritisch – max. 4 TG dürfen kaskadiert werden Transfer Gatter mit Gegentakt-Steuerung Transfer Gatter mit eingebautem Inverter
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Schaltkreis-Beispiele mit Transfer Gattern ► Typisch: XOR, MUX/DEMUX XOR Gatter: 4 zu 1 MUX: D0 D1 D2 D3 S0 NS0 Y NS1 S0 S1 S0S1NS0NS1 Y D3 D1 D2 D0 A B Y = A XOR B
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Layout eines TG Multiplexers GND V DD In 1 In 2 SS SS S S S In 1 F F F = !(In 1 S + In 2 S)
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Volladdierer mit Transfer-Gattern 16 Tr.
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Statischer CMOS Volladdierer !C out = !C in & (!A | !B) | (!A & !B) C out = C in & (A | B) | (A & B) 23 Tr. B BB B B B B B A A A A A A A A C in !C out !Sum !Sum = C out & (!A | !B | !C in ) | (!A & !B & !C in ) Sum = !C out & (A | B | C in ) | (A & B & C in )
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Dynamische MOS Logik ► Prinzip: Funktion in zwei Phasen eine Kapazität wird durch einen pMOS Schaltertransistor auf V DD aufgeladen: Vorladung oder pre-charge in der zweiten Phase wird der Kondensator von V DD getrennt und durch ein nMOS logisches Netz entweder entladen oder belassen (in Abhängigkeit von den Eingangssignalen): das ist die Auswertung oder evaluation Out In 1 In 2 PDN In 3 MeMe MpMp Φ Φ CLCL Φ t pre-charge evaluation
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Dynamisches Gatter In 1 In 2 PDN In 3 MeMe MpMp Φ Φ Out CLCL Φ Φ A B C MpMp MeMe on off 1 on !((A&B)|C) Zwei Phasen: Precharge (Φ = 0) Evaluate (Φ = 1) Wenn der Ausgang eines dynamischen Gatters entladen wurde, ist er solange nicht zu entladen, bis er in einer pre- charge Phase wieder aufgeladen wird
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Eigenschaften von dynamischen Gattern ► Die Logikfunktion wird durch das PDN realisiert statt 2N Tranistoren reichen N+2 aus Platzbedarf ist kleiner als bei statischen CMOS Gattern ► Die geometrischen Verhältnisse sind für die Funktion nicht kritisch ► Nur dynamischer Verbrauch (kein Kurzschluss) ► für das Vorladen ist ein Taktsignal notwendig (precharge)
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Dynamisches Verhalten CLK In 1 In 2 In 3 In 4 Out In & CLK Out Time, ns Voltage Evaluate Precharge
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Speicherschaltungen: dynamischer D-FF ► Dynamisches Latch und Flipflop "Analog Sample-and-hold" Schaltkreise in digitaler Umgebung Speicherkapazität: Eingangskapazität des Inverters 2 Latche kaskadiert, gesteuert mit nicht-überlappenden Taktsignalen: Master-slave FF C IN EN D/Q DQ CK 2 CK 1 CK 2 CK 1
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Speicherschaltungen: dynamischer D-FF ► Vereinfachte Version: Es gibt kein nicht-überlappendes Taktsignal Die Gegentakt-Steuerung der Transfer-Gatter erfolgt mit Inverter DQ CLK /CLKCLK
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Statische Speicher ► Sie können aus Gattern mit Rückkopplung aufgebaut werden Q /Q /R /S EN D Q /Q RS-latch D-latch 5 Zellen, 18 Transistoren erweitert: D-latch
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET D-Latch ► Ausführung mit OR-AND-INVERT Gatter: Die dynamische Version braucht weniger Transistoren Q /END/D /Q D /EN Q /Q
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET D Flip-flop ► 2 D-Latch kaskadiert und die Takteingänge werden in Gegentakt gesteuert QDQD QN D CLK Q /Q
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Speicher–Hierarchie Second Level Cache (SRAM) Control Datapath Secondary Memory (Disk) On-Chip Components RegFile Main Memory (DRAM) Data Cache Instr Cache ITLB DTLB eDRAM Speed (ns):.1’s 1’s 10’s 100’s 1,000’s Size (bytes): 100’s K’s 10K’s M’s T’s Cost: highest lowest
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Halbleiterspeicher RWMNVRWMROM Random Access Non-Random Access EPROMMask- programmed SRAM (cache, register file) FIFO/LIFOE 2 PROM DRAMShift Register CAM FLASHElectrically- programmed (PROM)
Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke MOS áramkörök © Poppe András & Székely Vladimír, BME-EET Entwicklung der Kapazität von DRAM Chips