Logik Von Fabian Undi Fabian Undi - Logik.

Präsentation zum Thema: "Logik Von Fabian Undi Fabian Undi - Logik."—  Präsentation transkript:

1 Logik Von Fabian Undi Fabian Undi - Logik

2 TTL & CMOS Unterfamilien Unterschiede TTL – CMOS Vor- und Nachteile
Inhaltsverzeichnis Logikschaltungen Logikfamilien TTL & CMOS Unterfamilien Unterschiede TTL – CMOS Vor- und Nachteile Bausteine Fabian Undi - Logik

3 Bausteine (z.B. AND-Gatter) in einfachen oder komplexen Schaltungen
Logikschaltung Bausteine (z.B. AND-Gatter) in einfachen oder komplexen Schaltungen Für Ein- und Ausgänge diskrete Spannungspegel (H-/L-Pegel) Zwei Zustände  digital Verschiedene Techniken (Familien) Fabian Undi - Logik

4 Logikfamilien RTL – Resistor-Transistor-Logic
Widerständen und bipolaren Transistoren DCTL – Direct Coupled Transistor Logic direkt miteinander gekoppelten bipolaren Transistoren DRL – Dioden-Resistor-Logic Dioden und Widerständen DTL – Dioden-Transistor-Logic Dioden und Transistoren TTL – Transistor-Transistor-Logic Bipolaren Transistoren MOS – Metal Oxid Semiconductor MOS-FETs Fabian Undi - Logik

5 Unterfamilien TTL Familie Bezeichnung Leistungsverbrauch
Geschwindigkeit L-TTL Low-Power gering langsam TTL Standard mittel mäßig S-TTL Schottky sehr hoch schnell Fabian Undi - Logik

6 Unterfamilien MOS Familie Eigenschaften PMOS Langsam aber störsicher
benötigt große neg. Betriebsspannung NMOS Signallaufzeiten wie bei TTL Kompatibel mit TTL CMOS Leistungsbedarf niedrig festlegbare Betriebsspannung Fabian Undi - Logik

7 Unterschiede TTL - CMOS
Bipolare Transistoren Betriebsspannung 5V ± 0.25V Eingang L-Pegel: 0V - 0.8V H-Pegel: 2V - 4.8V Ausgang L-Pegel: < 0.4V H-Pegel: > 2.4V Selbstsperrende MOS-FETs Betriebsspannung festlegbar zwischen +3V bis +15V Eingang L-Pegel: % UB H-Pegel: 70% - 100% UB Ausgang L-Pegel: ~ 0V H-Pegel: ~ UB Fabian Undi - Logik

8 Vor- und Nachteile TTL - Ständiger Stromfluss - hohe Verlustleistung
- Erwärmung - Begrenzte Komplexität + Oft billiger + Unempfindlichkeit + Schnelligkeit Fabian Undi - Logik

9 Vor- und Nachteile CMOS - Relativ große Schaltzeiten
- Empfindlich gegen statische Aufladung - Empfindlich auf Eingangsspannungen über Versorgungsspannung oder unter 0V-Versorgungspotential - Bei hohen Taktfrequenzen (> 5 MHz): hohe Verlustleistung Fabian Undi - Logik

10 Vor- und Nachteile CMOS + Keine Widerstände benötigt
+ Einfacherer Aufbau + Kein ständiger Stromfluss + Leistungsbedarf extrem niedrig (< 5 MHz) + Festlegbare Betriebsspannung Fabian Undi - Logik

11 Bausteine Inverter (N)AND (N)OR X(N)OR Fabian Undi - Logik

12 Schaltbelegungstabelle
Inverter Schaltbelegungstabelle 1 Fabian Undi - Logik

13 Inverter TTL CMOS Fabian Undi - Logik

14 NAND 1 Schaltbelegungstabelle Fabian Undi - Logik

15 NAND TTL CMOS Fabian Undi - Logik

16 AND Schaltbelegungstabelle 1 Fabian Undi - Logik

17 AND TTL CMOS Fabian Undi - Logik

18 NOR Schaltbelegungstabelle 1 Fabian Undi - Logik

19 NOR TTL CMOS Fabian Undi - Logik

20 OR 1 Schaltbelegungstabelle Fabian Undi - Logik

21 OR TTL CMOS Fabian Undi - Logik

22 XNOR 1 Schaltbelegungstabelle AND OR Inverter Fabian Undi - Logik

23 XOR Schaltbelegungstabelle 1 XNOR + Inverter = XOR Fabian Undi - Logik

24 Zusammenfassung TTL: CMOS: 5V Versorgungsspannung Hohe Erwärmung
Hohen Taktfrequenzen Stabilität CMOS: Variable Versorgungsspannung Kompakter (keine Widerstände) Niedrige bis mittlere Taktfrequenzen Empfindlich gegen statische Aufladung Fabian Undi - Logik

25 Quellen Skript zur Vorlesung „Elektronik“ von Prof. Dr. Klaus Wille Wikipedia Fabian Undi - Logik