Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen.

Präsentation zum Thema: "Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen."—  Präsentation transkript:

1 Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen

2 Rechneraufbau & Rechnerstrukturen, Folie 5.2 © 2006 W. Oberschelp, G. Vossen Kapitel 5: Schaltungen mit Delays (Schaltwerke)

3 Rechneraufbau & Rechnerstrukturen, Folie 5.3 © 2006 W. Oberschelp, G. Vossen Übersicht Einführung Zur technischen Realisierung von Delays Addierwerke Lineare Schaltkreise und Anwendungen

4 Rechneraufbau & Rechnerstrukturen, Folie 5.4 © 2006 W. Oberschelp, G. Vossen y 3 y 2 y 1 y 0 x 3 x 2 x 1 x 0 5.1 4-Bit-Ringzähler R.

5 Rechneraufbau & Rechnerstrukturen, Folie 5.5 © 2006 W. Oberschelp, G. Vossen 5.2 Delay.

6 Rechneraufbau & Rechnerstrukturen, Folie 5.6 © 2006 W. Oberschelp, G. Vossen 5.3 4-Bit-Ringzähler mit Delays.

7 Rechneraufbau & Rechnerstrukturen, Folie 5.7 © 2006 W. Oberschelp, G. Vossen 5.4 Fan-Out am Ausgang eines Delays.

8 Rechneraufbau & Rechnerstrukturen, Folie 5.8 © 2006 W. Oberschelp, G. Vossen 5.5 (Zulässige) Flimmerschaltung (mit Delay).

9 Rechneraufbau & Rechnerstrukturen, Folie 5.9 © 2006 W. Oberschelp, G. Vossen 5.6 n-stelliges Register: (a) Prinzip; (b) Symbol.

10 Rechneraufbau & Rechnerstrukturen, Folie 5.10 © 2006 W. Oberschelp, G. Vossen 5.7 Rückgekoppeltes Signal.

11 Rechneraufbau & Rechnerstrukturen, Folie 5.11 © 2006 W. Oberschelp, G. Vossen R S 5.8 Zweifache Rückkopplung.

12 Rechneraufbau & Rechnerstrukturen, Folie 5.12 © 2006 W. Oberschelp, G. Vossen D RS 5.9 (Phasen gesteuertes) SR-Latch.

13 Rechneraufbau & Rechnerstrukturen, Folie 5.13 © 2006 W. Oberschelp, G. Vossen 5.10 (Takt gesteuertes) SR-Flip-Flop.

14 Rechneraufbau & Rechnerstrukturen, Folie 5.14 © 2006 W. Oberschelp, G. Vossen 5.11 Organisationsplan eines Addierwerks.

15 Rechneraufbau & Rechnerstrukturen, Folie 5.15 © 2006 W. Oberschelp, G. Vossen 5.12 4-Bit-Parallel-Addierwerk (Ripple-Carry-Adder mit Delays).

16 Rechneraufbau & Rechnerstrukturen, Folie 5.16 © 2006 W. Oberschelp, G. Vossen 5.13 4-Bit-Serien-Addierer.

17 Rechneraufbau & Rechnerstrukturen, Folie 5.17 © 2006 W. Oberschelp, G. Vossen 5.14 4-Bit-Von-Neumann-Addierwerk.

18 Rechneraufbau & Rechnerstrukturen, Folie 5.18 © 2006 W. Oberschelp, G. Vossen 5.15 Zur Lösung des Fan-In-Problems bei Delay-Eingängen II.

19 Rechneraufbau & Rechnerstrukturen, Folie 5.19 © 2006 W. Oberschelp, G. Vossen 5.16 Organisation eines kombinierten Addier/Subtrahierwerks.

20 Rechneraufbau & Rechnerstrukturen, Folie 5.20 © 2006 W. Oberschelp, G. Vossen 5.17 Lineares Schieberegister (mit Rückkopplung).

21 Rechneraufbau & Rechnerstrukturen, Folie 5.21 © 2006 W. Oberschelp, G. Vossen 5.18 Prinzip der Datenübertragung.

22 Rechneraufbau & Rechnerstrukturen, Folie 5.22 © 2006 W. Oberschelp, G. Vossen 5.19 Prinzip der gesicherten Datenübertragung.

23 Rechneraufbau & Rechnerstrukturen, Folie 5.23 © 2006 W. Oberschelp, G. Vossen 5.20 Linearer Schaltkreis für die Polynommultiplikation.

24 Rechneraufbau & Rechnerstrukturen, Folie 5.24 © 2006 W. Oberschelp, G. Vossen 5.21 Linearer Schaltkreis zur Multiplikation Boolescher Polynome.

25 Rechneraufbau & Rechnerstrukturen, Folie 5.25 © 2006 W. Oberschelp, G. Vossen 5.22 Linearer Schaltkreis zur Polynomdivision.

26 Rechneraufbau & Rechnerstrukturen, Folie 5.26 © 2006 W. Oberschelp, G. Vossen 5.23 Linearer Schaltkreis zur Division Boolescher Polynome.