Technische Informatik I Vorlesung 8: Digitale Speicher

Präsentation zum Thema: "Technische Informatik I Vorlesung 8: Digitale Speicher"—  Präsentation transkript:

1 Technische Informatik I Vorlesung 8: Digitale Speicher
Teil 2 Vorlesung 8: Digitale Speicher , v7 Themen: Speicherlogik Statische und dynamische Speicher Nicht-flüchtige Speicher Quellen: Zum Teil aus den Unterlagen des Kurses „EECS 42 der University of California, Berkeley)“, sowie MIT open courseware. Zum Teil aus „Technische Informatik II Skript, Prof. Ernst TU Braunschweig“

2 System-Geschwindigkeit in CMOS-Technik
Nehmen wir als repräsentatives Beispiel die Signalübertragung zwischen zwei Invertern: U U DD Ue springt von „low“ auf „high“. Ue MP3 MP4 UDD 1 Rp C Rn Ua= UDD/2 Ua geht vom UDD an Masse tpLH=0,69 RpC tpHL=0,69 Rn C 0,5 UDD Ua + t MN1 MN2 - Inverter-Verzögerungszeit tpHL wurde definiert als die benötigte Zeit, um am Ausgang Ua den Pegel UDD /2 zu erreichen. Wobei tpHL=0,69 RpC ist. Die Verzögerung tpHL ist dagegen die Zeit, die Ua benötigt, um von 0 auf UDD/2 zu wechseln. C ist die äquivalente Lastkapazität und Rn, Rp sind die Schaltwiderstände der N- bzw. P-Transistoren. Die maximale Betriebsfrequenz ist dann FMax= 1/(tpHL + tpLH). Meistens werden die N- bzw. P-Transistoren so dimensioniert dass Rn=Rp => tpHL = tpLH = tp damit ist FMax = 1/2tp .

3 System-Geschwindigkeit in CMOS-Technik
UDD UEin   t1 t4 t3 t2 t5 etc. UEin , UX 1/f UL Uh Verfolgung von uX für uEin beginnend bei t=0 Knoten X hat eine Lastkapazität CX Inverter 1 die Schaltwiderstände Rp oder Rn Der Ausgang ux konvergiert langsam zu einem Sägezahnsignal das nach vielen Zyklen zwischen den Werten Uh and UL schwankt. Der Verlauf kann wie folgt berechnet werden: (1) Fallende Flanke: (2) Steigende Flanke:

4 Speicherelemente die 1 oder 0 speichern
Das einfachste Speicherelement wird Flip-Flop genannt. Es hat 2 stabile Betriebszustände und kann dadurch 1-Bit-Information speichern. Der einfachste Flip-Flop = Speicher-Zelle kann durch zwei Inverter konstruiert werden: Q 1 Zelle speichert 1 1 1 Q 1 1 Zelle speichert 0 Wie kann man einen 1- oder 0-Zustand speichern?  S-R Latch!

5 S-R (Set) – (Reset) Flip-Flop (Latch)
Q S-R Flip-Flop Symbol: R Q Regel 1: Falls S = 0 und R =  Q ändert sich nicht Regel 2: Falls S = 0 und R =  Q = 0 Regel 3: Falls S = 1 und R =  Q = 1 Regel 4: Falls S = 1 und R = undefinierter Zustand (verhalten nicht vorhersehbar)

6 Realisierung des R-S-Flip-Flop
Q S R setzen zurücksetzen behalten Q R 1 Zustandstabelle R S Qn Qn-1 1 (undefiniert) halten setzen zurücksetzen Für S=R=0 (speichern)

7 Dynamisches Latch UDD UE UA CA UA = UE, falls L=1 UA halten, falls L=0
Fall L=1: UE wird negiert zum Ausgang UA übertragen. Falls L=0 : UA behält seinen Wert (Speicher-Modus) Die Kapazität CA speichert die aktuelle Spannung, da es fast keinen Widerstand zur Entladung gibt. Grund: für L=0 ist CA abgekoppelt da die wirkenden Transistoren T1 & T2 ausgeschaltet sind. UA = UE, falls L=1 UA halten, falls L=0 CA L=1 UDD L=0 UDD UE UA UE UA

8 Getaktetes S-R-Flip-Flop
Q CK Q R Falls CK = 0, bleibt Q unverändert Wenn CK = 1, arbeitet die Schaltung wie ein S-R-Flip-Flop

9 D - (Delay) Flip-Flop D Q Symbol des D-Flip-Flop: CK Q Q übernimmt den Wert am Eingang D, wenn CK von 0 auf 1 wechselt, sonst bleibt Q unverändert. CK D Qn  Qn-1 1  Weitverbreiteter Flip-Flop, wird in vielen Anwendungen eingesetzt.

10 Speichertypen SRAM (Statisches RAM): RAM: Random Access Memory. Ein Speicherzellen-Array mit freier Zugriffsmöglichkeit auf alle Zellen. Flip-Flops werden als Speicherzellen verwendet, daher die Bezeichnung „statisch“. DRAM (Dynamisches RAM): Ist ein RAM aber mit Speicherzellen die regelmäßig aufgefrischt werden müssen.

11 Logische Organisation des RAM
Column Decoder D … Read/Write Q Address lines Speicherzellen Row Decoder … Bemerkung: Anzahl der Zellen pro Zeile oder Spalte ist proportional zur Quadratwurzel der Zellenanzahl.

12 Statische RAM (SRAM)-Zelle
Daten bleiben erhalten solange die Stromversorgung an ist. 6 Transistor-C-MOS-Zelle als Doppel-Inverter Single-Port 6-T SRAM Zelle WL: Word Line BL: Bit Line

13 Dynamische RAM-Zelle SRAM : Eine geringere Dichte ergibt eine höhere Geschwindigkeit. DRAM : Einfaches Transistor-Kondensator-Paar mit hoher Dichte. Muss aufgefrischt werden, da die Kapazität durch Leckströme langsam Entladen wird. Auffrischung alle 8 ms (10% der Zeit). Word Line C . . . Bit Line C RL Leseverstärker

14 Moderne DRAM Zelle Mit Trench-Kapazität
Um höhere Kapazitäten zu erreichen, wird eine Erweiterung in die Tiefe implementiert. Die benötigte Kapazitätsfläche wird somit aus der Tiefe gewonnen, nicht der Oberfläche.

15 DRAM Speicherarchitektur (4 MBit)
Column Decoder D … 1 1 Sense Amps & I/O Q Memory Array A0…A1 Row Decoder … (2,048 x 2,048) Storage W ord Line Cell

16 Nicht flüchtiger Speicher (Nonvolatile memory)
In SRAM- und DRAM-Speicher gehen die Daten verloren, wenn die Versorgungsspannung abgeschaltet wird. Eine mögliche Lösung ist die Verwendung von Niedrigstromzellen und die Erhaltung der Versorgung durch eine kleine Batterie. Eine andere Lösung ist die Benutzung von nicht flüchtigem Speicher oder so genanntem EE-Speicher (Electrically Eraseable).

17 Nicht flüchtige Speichertypen
Read-Only-Memory (ROM) Ist ein nicht flüchtiger Speicher dessen Inhalt bei der Herstellung festgelegt wird und später nicht mehr veränderbar ist; daher nur lesbar. E2-Memory (Electrically Erasable) Ist ein nicht flüchtiger Speicher der seinen Inhalt auch dann behält, wenn die Stromversorgung abgeschaltet wird. Der Speicherinhalt kann elektrisch gelöscht und dann erneut beschrieben werden. Dieser Speicher ist also lesbar und wiederbeschreibbar.

18 UV-löschbarer PROM Gefangeneladung Floating Gate Control Gate
Dieser Speicher kann nur durch UV-Strahlung gelöscht und erst dann wieder beschrieben werden. Floating Gate Control Gate SiO2 SiO2 + + n n Thin Oxide Source Drain p-Substrat PROM: Programmable Read Only Memory UV-Strahlung : ultraviolette Strahlung

19 UV-EPROM Löschen Programmieren UV-Licht Ugg Uss Udd n+ n+ n+ n+
n+ “heiße” Elektronen n+ n+ n+ Löschen Programmieren

20 Elektrisch löschbare EEPROM
Zellenstuktur Kontrollgate Speichergate n+ n+

21 EEPROM Uss Uss Control Gate Storage Gate Udd Udd eee eee “heiße” Elektronen n+ n+ n+ n+ Programmieren: Durch Strom zwischen Drain und Source und Höhe der Spannung am Kontrollgate. Somit entstehen „heiße Elektronen“ Löschen: Durch Höhe der Spannung am Kontrollgate Flash EEPROMs: Sind EEPROMs deren Zellen blockweise gelöscht oder programmiert werden.

22 Speicher-Vergleichstabelle
Speicher-art Lese-geschwin-digkeit Schreib-geschwin-digkeit Flüchtig-keit Dichte Versor-gung wieder-beschrei-bbarkeit SRAM +++ - ++ DRAM + - - EPROM EEPROM Flash

23 Neue Speichertechnologien
Ferroelectric Random Access Memory (FRAMs) Magnetoresistive Random Access Memories (MRAMs) Experimentelle Speicher Quantum Mechanical Switch Memories Single Electron Memory Tunneling Magnetic Junction RAM (TMJ-RAM): So schnell wie SRAM, klein wie DRAM, nicht flüchtig. “Spintronics” electron spin effects transport Die selbe Technologie wird in den Leseköpfen von Festplatten genutzt: Giant magneto-resistive effect

24 FRAM-Technologie Ferroelectric Random Access Memory

25 Ferroelektrisches Material

26 Tunneling Magnetic Junction
Schreib- Leitung Magnetfeld Strom Lese- Leitung