Basisinformationstechnologie HK-Medien Teil 1, 4.Sitzung WS 02/03 BIT – Schaßan – WS 02/03

AND-, OR-Gatter AND OR BIT – Schaßan – WS 02/03

NAND-, NOR-Gatter NAND NOR BIT – Schaßan – WS 02/03

XOR-Gatter XOR Vgl. Folie 75! 2 Schalter BIT – Schaßan – WS 02/03

Realisierungen durch NAND Nicht alle Gatter sind unbedingt notwendig, theoretisch reicht das NAND-Gatter, um alle anderen Formen zu konstruieren. NOT: BIT – Schaßan – WS 02/03

Realisierungen (2) AND: OR: BIT – Schaßan – WS 02/03

Multiplexer Realisiert wird if-then-else: if c = 1 then x else y Was macht der MUX? Realisiert wird if-then-else: if c = 1 then x else y BIT – Schaßan – WS 02/03

MUX (2) Durch Kombination von MUX-Gliedern kann man Mehrkanal-Multiplexer aufbauen. BIT – Schaßan – WS 02/03

Halbaddierer Um Werte zu addieren, brauchen wir mehrere Ausgänge (Summe und Übertrag) Eingänge x,y Ausgang s = Summenbit Ausgang c = Übertrag (carry) BIT – Schaßan – WS 02/03

Halbaddierer (2) c = x AND y s = x XOR y x y c s 1 1 Welche Gleichung für c und s? c = x AND y s = x XOR y BIT – Schaßan – WS 02/03

Halbaddierer-Schaltplan BIT – Schaßan – WS 02/03

Volladdierer Der Volladdierer muss nicht nur mehrere Ausgänge haben, sondern neben den zwei Eingängen x,y auch den Eingang ci für den Übertrag von der rechten Position. BIT – Schaßan – WS 02/03

Volladdierer-Schaltplan BIT – Schaßan – WS 02/03

Addierwerk Mit einer Kaskade von n-1 Volladdierern und einem Halbaddierer kann man n-stellige Binärzahlen addieren. Jeder Ein-Bit-Addierer ist für eine Stellenposition verantwortlich. BIT – Schaßan – WS 02/03

Addierwerk-Schaltplan BIT – Schaßan – WS 02/03

Logik-Gitter Umfangreiche Schaltkreise werden aus 4 Grundbausteinen zusammengesetzt: Identer Addierer Multiplizierer Negat-Multiplizierer BIT – Schaßan – WS 02/03

Logik-Gitter (2) Identer Addierer BIT – Schaßan – WS 02/03

Logik-Gitter (3) Multiplizierer Negat-Mulitiplizierer BIT – Schaßan – WS 02/03

Logik-Gitter (4) Kurzformen der Repräsentation in Grafiken: Identer: id Addierer: + Multiplizierer: * Negat-Mulitiplizierer: *' BIT – Schaßan – WS 02/03

Konstruktion des Logik-Gitters Das Gitter ist geteilt in zwei Bereiche, den UND-Bereich und den ODER-Bereich. Im UND-Bereich werden nur Identer, Multiplizierer und Negat-Multiplizierer verwendet. Im ODER-Bereich werden nur Identer und Addierer verwendet. Ist klar, wieso bestimmte Bausteine in bestimmten Bereichen benutzt werden? UND = Multiplikation ODER = Addition BIT – Schaßan – WS 02/03

Konstruktion (2) Im UND-Bereich liegt an den (oberen) Spalteneingänge jeweils 1 an, an den (linken) Seiteneingängen x1,x2,...,xn. Der ODER-Bereich erhält seine Werte von oben aus dem UND-Bereich, an den Seiteneingängen liegt jeweils 0 an. BIT – Schaßan – WS 02/03

Beispiel-Schaltplan (1) UND-Bereich x1x2'x3 x1'x3 x2x3' x1'x2x3' BIT – Schaßan – WS 02/03

Beispiel-Schaltplan (2) ODER-Bereich x1x2'x3 + x1'x3 + x2x3' x1x2'x3 + x2x3' + x1'x2x3' BIT – Schaßan – WS 02/03

Symbolisierung des Gitters In Kurzform kann das Logik-Gitter als Matrix symbolisiert werden, indem man den Bausteinen Zahlenwerte zuordnet: Identer = 0 Addierer = 1 Multiplizierer = 2 Negat-Multiplizierer = 3 BIT – Schaßan – WS 02/03

Logik-Gitter-Matrix (n+m)*k Matrix, mit n = Anzahl der Variablen m = Anzahl der booleschen Terme k = Anzahl der Monome Hier: 2 3 0 3 3 0 2 2 2 2 3 3 1 1 1 0 1 0 1 1 BIT – Schaßan – WS 02/03

Programmierbare Bausteine Universelles Werkzeug wird der Logik-Baustein, wenn er nicht an festen Punkten im Gitter platziert wird, sondern abhängig vom Input sich wie ein beliebiger Baustein verhalten kann. Dazu werden zwei zusätzliche Eingänge b1,b2 benötigt. So erhält man eine programmable logic unit (PLA). BIT – Schaßan – WS 02/03

Programmable logic unit x y 1 x + y x * y x' * y BIT – Schaßan – WS 02/03

Speicherbausteine Bisher waren die Schaltungen ohne Gedächtnis, sie haben das Ergebnis immer nur weitergeleitet. Um ein Ergebnis zu "speichern", muss es eine Rückkopplung geben, d.h. das Ergebnis muss wieder als Eingabe in die Schaltung zurückgeleitet werden. Mit booleschen Schaltungen ist keine Rückkopplung möglich. BIT – Schaßan – WS 02/03

Rückgekoppelte Schaltungen Eine Möglichkeit der Rückkopplung, in einem ODER-Gatter. Aber: Wenn x einmal 1 war und auf 0 gesetzt wird, bleibt z auf 1! Und: z bleibt nur solange 0, wie x = 0! BIT – Schaßan – WS 02/03

Flip-Flop Der Schalter heißt bistabiler Multivibrator oder RS-Flip-Flop (set-reset), denn: q = (r + q)' q = (s + q)' BIT – Schaßan – WS 02/03

Flip-Flop (2) Ruhezustand: r = s = 0 Impuls aus s (set) setzt q auf 1. Impuls auf r (reset) setzt q auf 0. BIT – Schaßan – WS 02/03

Anwendungen von Flip-Flops FFs dienen nicht nur als Speicherbau-steine, sondern auch als "Entpreller": Wenn ein Schalter betätigt wird, z.B. eine Taste gedrückt, dann springt der Strom nicht gleich auf 1, sondern prellt kurz zwischen 0 und 1, bevor er ganz auf 1 bleibt. Da Transistoren eine kurze Weile brauchen, um auf den neuen Zustand zu kommen, kann man die Taktrate nicht unendlich erhöhen. BIT – Schaßan – WS 02/03