Rechneraufbau & Rechnerstrukturen, Folie 6.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 6

Rechneraufbau & Rechnerstrukturen, Folie 6.2 © W. Oberschelp, G. Vossen Programmierbare Logik und VLSI Aufbau von PLAs Programmierung von PLAs Anwendung 1: ROMs Anwendung 2: Mikroprogrammierung Komplexes Logik-Design Faltung von PLAs FPGAs VLSI-Schaltungen

Rechneraufbau & Rechnerstrukturen, Folie 6.3 © W. Oberschelp, G. Vossen Aufbau eines PLAs

Rechneraufbau & Rechnerstrukturen, Folie 6.4 © W. Oberschelp, G. Vossen Gitterpunkt

Rechneraufbau & Rechnerstrukturen, Folie 6.5 © W. Oberschelp, G. Vossen Bausteintypen

Rechneraufbau & Rechnerstrukturen, Folie 6.6 © W. Oberschelp, G. Vossen Realisierung der Bausteintypen

Rechneraufbau & Rechnerstrukturen, Folie 6.7 © W. Oberschelp, G. Vossen Beispiel

Rechneraufbau & Rechnerstrukturen, Folie 6.8 © W. Oberschelp, G. Vossen PLA-Schema zum Beispiel

Rechneraufbau & Rechnerstrukturen, Folie 6.9 © W. Oberschelp, G. Vossen Realisierung

Rechneraufbau & Rechnerstrukturen, Folie 6.10 © W. Oberschelp, G. Vossen Allgemeiner PLA-Aufbau

Rechneraufbau & Rechnerstrukturen, Folie 6.11 © W. Oberschelp, G. Vossen Zur Programmierung von PLAs

Rechneraufbau & Rechnerstrukturen, Folie 6.12 © W. Oberschelp, G. Vossen Punkt-orientierte PLA-Darstellung

Rechneraufbau & Rechnerstrukturen, Folie 6.13 © W. Oberschelp, G. Vossen Beispiel eines PAL

Rechneraufbau & Rechnerstrukturen, Folie 6.14 © W. Oberschelp, G. Vossen Beispiel eines ROM

Rechneraufbau & Rechnerstrukturen, Folie 6.15 © W. Oberschelp, G. Vossen Auswahl einer Adresse

Rechneraufbau & Rechnerstrukturen, Folie 6.16 © W. Oberschelp, G. Vossen PLA als ROM

Rechneraufbau & Rechnerstrukturen, Folie 6.17 © W. Oberschelp, G. Vossen Realisierung eines Schaltwerks durch ein PLA

Rechneraufbau & Rechnerstrukturen, Folie 6.18 © W. Oberschelp, G. Vossen Prinzip eines sequentiellen Rechners

Rechneraufbau & Rechnerstrukturen, Folie 6.19 © W. Oberschelp, G. Vossen Beispiel: dreistelliger Ringzähler im Gray-Code

Rechneraufbau & Rechnerstrukturen, Folie 6.20 © W. Oberschelp, G. Vossen Prinzip eines Addierers bei Verwendung eines PLAs

Rechneraufbau & Rechnerstrukturen, Folie 6.21 © W. Oberschelp, G. Vossen Faltung von PLAs

Rechneraufbau & Rechnerstrukturen, Folie 6.22 © W. Oberschelp, G. Vossen Überdeckungsmatrix

Rechneraufbau & Rechnerstrukturen, Folie 6.23 © W. Oberschelp, G. Vossen Matrix nach Zeilenüberlagerung

Rechneraufbau & Rechnerstrukturen, Folie 6.24 © W. Oberschelp, G. Vossen Faltung der Und-Ebene

Rechneraufbau & Rechnerstrukturen, Folie 6.25 © W. Oberschelp, G. Vossen... Basiszellen I/O-Blöcke Prinzipielle FPGA-Struktur

Rechneraufbau & Rechnerstrukturen, Folie 6.26 © W. Oberschelp, G. Vossen Prinzip der FPGA-Verbundungsstruktur...

Rechneraufbau & Rechnerstrukturen, Folie 6.27 © W. Oberschelp, G. Vossen Unterscheidung von Ports, Pads und Pins

Rechneraufbau & Rechnerstrukturen, Folie 6.28 © W. Oberschelp, G. Vossen Ende Kapitel 6