Technische Informatik I Teil 2 Vorlesung 5: Grundlagen der Logischen Funktionen 20.01.2006 , v10 Themen: Binäre Darstellung Logische Funktionen Grundlagen der Bool‘schen Algebra Quellen: Zum Teil aus den Unterlagen des Kurse „EECS 42 aus University of California, Berkeley)“, sowie MIT open courseware. Zum Teil aus „Technische Informatik II Skript, Prof. Ernst TU Braunschweig“

Geschichte der Rechenanlagen

Geschichte der Rechenanlagen

Geschichte der Rechenanlagen

Geschichte der Rechenanlagen

Geschichte der Rechenanlagen 100 Mil MH: Ist mit 100 Mil „Millionen“ gemeint? In diesem Fall wäre es einheitlicher, wie in der Grafik „Mio“ als Abkürzung zu verwenden.

Zahlendarstellung/Arithmetik Diskrete Zahlen sind ohne Verlust genau darstellbar Ganzzahlen: 1, 2, 3, …. 5/13=0,384615 384615 3846 … Ist keine vollständige Darstellung! Brüche: 1/2, 2/3, … 5/13 Diskrete Mathematik, Zahlen sind voll darstellbar! Nicht Diskrete Zahlen sind nicht ohne Verlust darstellbar Gleitkommazahlen 1,3478 107 Zahlen die auch nicht als Brüche darstellbar sind: 1,4142135623730 … Digitale Rechner sind ein Triumph der diskreten Mathematik!

George Boole 1815-1864 Ein Schullehrer Ein selbstgelernter Mathematiker Hat eine Methode erfunden mit der man die Logik (Philosophie) mit mathematischen Instrumenten behandelt. Veröffentlichung der Methode im Jahr 1848 90 Jahre danach hat Claude Shannon die Methode auf elektronische Schaltungen angewandt.

Claude Shannon 1916-2001 Claude Shannon war ein Student des MIT. Arbeitete an mechanischen Rechengeräten. Er suchte Methoden die zur Verbesserung der Maschinen durch Verwendung von elektrischen Schaltungen anstelle von mechanischen Elementen führten. Was er an diskreter Mathematik der Bool‘schen Algebra im Grundlagenstudium gelernt hat, war in elektronischen Schaltungen implementierbar. Shannons 1937 gefertigte Arbeit war ein Schlüsselwerk in der Entwicklung der digitalen Elektronik und der modernen Computertechnik

Digitale Darstellungen In digitalen elektronischen Schaltungen kennt man nur zwei Werte 1 oder 0 Ja oder Nein Ein oder Aus High oder Low 5 V oder 0 V (als elektrische Werte) 3 V oder 0,2 V (als elektrische Werte) 5 High UH 3 1 UL LOW High und Low Spannungspegel Zum Beispiel: Zahl 5 wird als 1 0 1 Oder elektrisch 5V 0V 5V In Schaltungen sind dies 3 Leitungen mit: 5 Volt, 0 Volt und 5 Volt 5 Volt Ergebnis als Dezimalzahl: 5 0 Volt 5 Volt

Ganzzahlen Beispiel: Durch 3 Leitungen können 8 Zahlen beschrieben werden ( 23 = 8 ). Folgende Tabelle zeigt alle 3-stelligen Kombinationen: 0 000 1 001 2 010 3 011 4 100 5 101 6 110 7 111 Jede Stelle wird Bit genannt Durch n-Bits können Ganzzahlen von 0 bis 2n-1 dargestellt werden Digitalrechner arbeiten grundsätzlich mit Ganzzahlen Beispiel: Ein Digitalrechner mit Wortbreite von 6 Bits unterscheidet in Grundoperationen zwischen 26 = 64 Werten

Logische Grundoperationen: Operationstabelle (Wahrheitstabelle) Schreibweise Symbol A & C = A · B A B C 1 C B Oder C = A Λ B A C B Entsprechende Schaltersimulation: A B Die Lampe leuchtet nur, wenn beide Schalter A und B eingeschaltet sind

Logische Grundoperationen: ODER Operation Schreibweise Symbol Operationstabelle (Wahrheitstabelle) A >1 C = A + B C A B C 1 B oder C = A v B A C B A C B Entsprechende Schaltersimulation: A B Lampe ist an wenn Schalter A oder B eingeschaltet sind

Logische Grundoperationen: Inverter Operation Schreibweise Symbol Operationstabelle (Wahrheitstabelle) 1 A A A A A 1 1 A A Inverter ist der einfachste Logische Operator/Operation! Die Bool‘sche Algebra kennt nur diese fundamentalen 3 Operationen: Inverter, AND, OR

Woher AND , OR und NOT ? Da eine boole‘sche Variable nur einen von zwei Werte annehmen kann (0 oder 1), existieren 16 mögliche 2-Eingang Operatoren. ( Anzahl der Funktionen= 4n) Inputs A B NOR A B XOR NAND AND OR 0 0 1 0 1 1 0 1 1 Boole zeigte, dass alle Wahrheitstabellen durch lediglich die Operatoren AND, OR, und Inverter realisierbar sind.

(A or B) and (not (A and B)) Alle 16 Funktionen mit n=2 Eingänge ( Anzahl der Funktionen = 4n) False Not (A or B) B and (not A) Not A A B out 1 A B out 1 A B out 1 A B out 1 A and (not B) Not B (A or B) and (not (A and B)) Not (A and B) A B out 1 A B out 1 A B out 1 A B out 1 AND Not (A OR B) B (not A) or (A and B) A B out 1 A B out 1 A B out 1 A B out 1 OR A A OR (Not B) True A B out 1 A B out 1 A B out 1 A B out 1

Zusammenfassung: wichtige Logische Funktionen “AND” “OR” “INVERT” oder “NOT” “not AND” = NAND “not OR” = NOR exclusive OR = XOR (oder A not A)

Logische Gatter A A AND NAND C=A·B C = B B A A C = NOR C=A+B OR B B A Einige logische Funktionen sind von besonderem Interesse. Deshalb wurde für jede Funktion davon eine eigenes Symbol vorgesehen. Diese Symbole sind: AND, OR, NOT, NAND, NOR, und Exclusiv Oder XOR. A A AND C=A·B NAND C = B B A A C = NOR OR C=A+B B B A XOR A NOT B Exklusiv Oder

NOR reicht für alles! aus Wenn man eine NOR Schaltung bauen kann, dann nur aus Kombinationen von NOR Gattern. Daraus kann jeder anderer Bool‘sche Ausdruck gebildet werden Beweis: NOT A A A A NOR NOR NOR OR NOT NOR AND NOT De Morgan Theorem: (A + B + C + ..) = A ٠ B ٠ C ٠ … (A ٠ B ٠ C . ..) = A + B + C + … Basierend auf De Morgans Theorem: (A ٠ B) = A + B ==> (A ٠ B) = ( A + B )

} } } de Morgan’s Gesetz Boole‘sche Algebra und nützliche Theoreme 1) 2) 3) 4) 6) 7) 8) 9) } Kommutativ } Assoziativ Beweis durch Wahrheitstabelle Distributiv } de Morgan’s Gesetz

Elektronische Implementierung für Inverter RD iD A A A G D A S UDS UGS iD UDD=5V UT = 0,5 V Bei Ausgang =0 0,2V fließt ein Dauerstrom I0 ! Das ist unerwünscht, um Energie zu sparen A =1  UGS =5V DB: im unetern linken textfeld fehlt das Ende des Satzes. Dies müsste noch ergänzt werden, da ich nicht weiß, was Sie schreiben wollten I0 A=0  UGS< UT UDS 0,2 V  0 (Low) 5 V  1 (High)

Elektronische Implementierung für Inverter, NAND und NOR In ähnlicher Vorgehensweise wie bei einem Inverter kann man auch NAND und NOR Gatter implementieren. Dieses Verfahren wird aber in der Praxis wegen hohem Leistungsverlust nicht eingesetzt, stattdessen wird die leistungsarme CMOS Technologie verwendet

Die CMOS Inverter: Complementary MOS Strom-Schaltverhalten N: sat P: sat UAusg i N: off P: lin C U DD UDD S G N: sat P: lin P-MOSFET D UEIN i UAusg A B D E D N-MOSFET G N: lin P: sat S N: lin P: off UEIN UDD

Pull-Down und Pull-Up Transistoren In CMOS Logik Gatter, N-MOSFETs werden zur Verbindung der Ausgang zur Masse verwendet. Wobei die P-MOSFETs zur Verbindung der Ausgang zur UDD. N-MOSFET arbeitet als „ pull-down“ Einheit bei (Gatespannung = UDD) P-MOSFET arbeitet als „pull-up“ Einheit bei (Gatespannung = 0) UDD { A1 A2 AN Pull-up Netzwerk … Nur P-MOSFETs Eingangssignale F(A1, A2, …, AN) A1 A2 AN Pull-down Netzwerk Nur N-MOSFETs …

CMOS NAND Gatter UDD A B F  A B  A B F 1 P-MOS N-MOS 1 A B Alternative US Bezeichnungen F S G  P-MOS A D B S  G N-MOS D

CMOS NOR Gatter UDD A B F 1 A B F B A

CMOS Pass (Transmission) Gatter Y = X Falls A=1 X Y X Y A A

CMOS Schaltmodell als gesteuerter Widerstand DD DD UDD S S G G RP RP P-MOS D UE UE D UA UA i UE UA D 1 D N-MOS RN RN G G S S RN und RP sind die äquivalenten Schaltwiderstände für N- bzw. P-MOSFET

CMOS Schaltmodell und Gatter-Verzögerungszeit CGSP U DD DD UE G S S P-MOS G D D τD τD UE i i UA UA D G D N-MOS G RN und RP werden so entworfen dass pull-up und pull-down Transistoren sich gleich verhalten also RN = RP Zeitkonstante = RP . C S S CGSN UDD UA Ausgang für: RP UE springt von UDD auf 0V UE UA UDD 1 UE springt von 0V auf UDD C = CGSP ||CGSP RN t τD

Berechnung der CMOS Gatter-Laufzeit Gatterlaufzeit τD = 0.69 RNC Die Gatterlaufzeit τD wird oft als die Zeit angesehen, die benötigt wird um die Hälfte der Endspannung zu erreichen. Ausgangsspannung UA fällt exponentiell ab nach folgender Gleichung: UA = UDD e – t / RN C UA = UDD / 2 bei t = 0.69 RNC UA UDD UDD e – t / RNC UDD 2 t τD = 0.69 RNC Gatterlaufzeit τD = 0.69 RNC => In diese Spannungsbereich UDD bis UDD/2 Wird oft der Äquivalenter Entlade- Widerstand als RN annäherungsweise verwendet

Äquivalenter Funktions-Schaltwiderstand Beispiel: Eine Komplementär-Logik mit der Funktion: F = A + (BC) C B F UDD A UDD RU Schalter ist eingeschaltet, wenn Eingangs-Spannung Low ist A A RU RU B C C B UOUT UOUT RD B RD Schalter ist eingeschaltet, wenn Eingangs-Spannung High ist B A A RD C C

Logik Gatter Verzögerung: Übergang Sei RU = RD = 10 kW. Eine Komplementär-Logik mit der Funktion: F = A + (BC) UDD Bei t=0, B und C schalten von low auf high (UDD) B=C=1 und A bleibt low, A=0. RU A=1 Der Weg von UOUT zu UDD wird unterbrochen RU Und öffnet den Weg von UOUT zu GND RU C=0 B=0 C entlädt sich über den pull-down Widerstand der beiden Gatter B und C in Serie UOUT RD Dt = 0.69(RDB+RDC)C Dt = 0.69(20kW)(50fF) = 690 ps 50.10-12F 10kW RD B=1 A=0 C= 50.10-12F RD C=1 Die Verzögerungszeit ist doppelt so hoch wie die eines Inverters!