SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 1 Modellierung und Simulation einer klassischen digitalen Phasenregelschleife.

Präsentation zum Thema: "SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 1 Modellierung und Simulation einer klassischen digitalen Phasenregelschleife."—  Präsentation transkript:

1 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 1 Modellierung und Simulation einer klassischen digitalen Phasenregelschleife Michael Hinz Ingo Könenkamp Ernst-H. Horneber Institut für Netzwerktheorie und Schaltungstechnik Technische Universität Braunschweig m.hinz@tu-bs.de

2 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 2 Inhalt Verhaltenmodellierung Nichtlineares Modell einer PLL Modellierung spezieller begrenzender Effekte Periodic Steady State-Analyse und HF-Eigenschaften Simulation Ergebnisse und Ausblick

3 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 3 Verhaltensmodellierung Die Simulation von Verhaltensmodellen erlaubt die Ermittlung des Sytemverhaltens in einem frühen Designstadium –Top Down Design Implementierung des prinzipiellen, funktionalen Verhaltens, einstellbare Parameter, einfache Parameterabhängigkeiten –Bottom Up Design weitere Parameterabhängigkeiten erkennen, beschreiben und nachträglich ins Modell integrieren Methodik –genaue Verhaltensbeschreibung der Funktionsblöcke –Umsetzung des Verhaltens in math. Gleichungen zur Implementierung in einer Verhaltensbeschreibungspache –Validierung des Modellverhaltens mittels Simulation

4 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 4 Nichtlineares Modell Klassische digitale Phasenregelschleife (phase locked loop, PLL) als programmierbarer Frequenzsynthesizer: 1out fNf

5 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 5 Modellierte Effekte VCO –Ausgangsamplitude abhängig von Zeit und Frequenz –Begrenzung des Abstimmbereichs –frequency pushing –Harmonische am Ausgang PFD –Ausgangsverzögerung und Anstiegs- und Abfallzeit –Reset Verzögerung CP –begrenzte Ströme oder Spannungen –Mismatch von Strom- oder Spannungsquellen DIV –programmierbares Teilerverhältnis

6 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 6 Spezielle begrenzende Effekte: VCO Abstimmbereich des VCO –VCO Kennlinie mit K 0 als VCO-Verstärkungskonstante und f 0 als Freilauffrequenz bei U 0

7 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 7 Spezielle begrenzende Effekte: PFD PD mit Toter Zone –Tote Zone = Absinken der Phasendetektorverstärkung bei kleiner werdenden Phasenunterschieden –Ursache liegt in den endlichen Anstiegs-und Abfallzeiten des PFD und der Eingangstriggerschwelle der CP

8 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 8 Spezielle begrenzende Effekte: CP CP mit Stromquellen –Lade- und Entladestrom abhängig von detektiertem Zustand –Spannungsbegrenzung durch Klemmung mittels idealer Diode –Versorgungsstrom nur im Ladefall

9 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 9 Periodic Steady State-Analyse im HF-Front-End Warum muß die PLL einer PSS-Analyse unterzogen werden? PSS-Analyse verwendbar für die Charakterisierung im Frequenzbereich das Ausgangsspektrum einer realen, nichtlinearen PLL enthält Harmonische und Störsignale Die Ausgangsfrequenzen der PLL beeinflussen: –die Selektivität des Empfängers –die spektrale Reinheit des Senders Konventionelle Modelle erzeugen hidden states bei PSS- Analyse, die bei Zustandspeicherung auftreten –in der PLL ist Zustandspeicherung im Frequenzteiler und im PFD unvermeidlich Wie können hidden state vermieden werden?

10 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 10 Periodic Steady State-Analyse im HF-Front-End Forderung: Erzeugung eines Signals, dessen Höhe proportional zu einer auftretenden Zustandsänderung istForderung: Erzeugung eines Signals, dessen Höhe proportional zu einer auftretenden Zustandsänderung ist –beim Nulldurchgang eines Signals wird eine Flanke mit festgelegter Anstiegszeit mittels der Transition-Zuweisung erzeugt –das entstandene Signal wird abgleitet –und die Ableitung wird wieder integriert Das resultierende Signal ist unabhängig von Frequenz und Amplitude des Eingangssignals Beispiel in VerilogA: V(rect) 0,0,trect); V(diff) 0.5);

11 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 11 Simulation Simulation der nichtidealen PLL –Laden und Entladen der Kapazitäten des Loopfilters –quasi digitaler Ausgang des PFD nur durch Loopfilter geglättet Oszillation der Abstimmspannung Frequenzmodulation (FM) des VCO-Ausgangssignals FM Spektrum mit Referenzfrequenz f 1 als Modulationsfrequenz – Referenzunterdrückung in [dBc]

12 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 12 Simulation Transiente Simulation der nichtidealen PLL –U ab proportional Ausgangsfrequenz f out –Einrasten der PLL ohne Spannungsbegrenzung mit Spannungsbegrenzung in der CP bei 2,6V Welligkeit verursacht durch nichtlineares PFD-Model Spannungsbegrenzung vermindert Abstimmbereich

13 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 13 Simulation PSS-Simulation der nichtidealen PLL –eingeschwungener Zustand ZeitbereichFrequenzbereich

14 SSE Smart System-Engineering HF-Front-Ends Hinz, Könenkamp, Horneber 05.11.00, Folie 14 Ergebnisse und Ausblick Ergebnisse –PLL-Modell liefert Ergebnisse unter nichtlinearen, nicht idealen Bedingungen –Methode zur Vermeidung von hidden states auf andere HF-Blöcke anwendbar –PSS-Fähigkeit der Modelle läßt die Charakterisierung im Zeit- und Frequenzbereich zu z. B. ist die Ermittlung der Referenzunterdrückung wichtig im HF System Design Ausblick –Rauschmodellierung im Zeit- und Frequenzbereich (phase noise, timing jitter)