Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Der PCI-Local-Bus von René Smolin und Jens Bretschneider Dauer: ca. 30 min. 21. Mai 2001.

Ähnliche Präsentationen


Präsentation zum Thema: "Der PCI-Local-Bus von René Smolin und Jens Bretschneider Dauer: ca. 30 min. 21. Mai 2001."—  Präsentation transkript:

1 Der PCI-Local-Bus von René Smolin und Jens Bretschneider Dauer: ca. 30 min. 21. Mai 2001

2 René Smolin, Jens Bretschneider2 Inhalt Einführung Technische Daten Aufbau und Funktion Konfiguration BIOS-Einstellungen Zukunft Quellen

3 21. Mai 2001René Smolin, Jens Bretschneider3 Einführung PCI = Peripheral Component Interconnect höhere Datenraten zwischen Hauptspeicher und Grafikkarte prozessorunabhängiges Bussystem einfach zu handhaben und zukunftssicher konzipiert von INTEL unabhängiges Komitee (PCI SIG)

4 21. Mai 2001René Smolin, Jens Bretschneider4 Technische Daten 32-Bit-Multiplexbus (erweiterbar auf 64 Bits) synchron Bustaktfrequenz von bis zu 33 oder 66 MHz –132 Mbyte/s bei 32-Bit-Datenweg und 33 MHz –264 Mbyte/s bei 64-Bit-Datenweg und 33 MHz –264 Mbyte/s bei 32-Bit-Datenweg und 66 MHz –528 Mbyte/s bei 64-Bit-Datenweg und 66 MHz Burst-Zyklen variabler Länge multimasterfähig

5 5 Aufbau

6 21. Mai 2001René Smolin, Jens Bretschneider6 Devices Slot oder On-Board 10 Devices an einem PCI-Bus ein Device für die Host-Bridge Slots werden als zwei Devices gezählt

7 21. Mai 2001René Smolin, Jens Bretschneider7 Master- und Slave-Prinzip Master –kann Bustransaktionen initiieren –übernimmt Kontrolle über die Steuersignale –generiert Adresse –bestimmt Beginn und Länge einer Bus-Transaktion Slave –ist auf Master oder Host-CPU angewiesen –kann mit einer eigenen CPU ausgerüstet sein –meldet sich per Interrupt

8 21. Mai 2001René Smolin, Jens Bretschneider8 PCI-Bridges Übersicht zum Ankoppeln anderer Bussysteme (z.B. ISA, EISA, MCA und PCMCIA) PCI-Busse parallel oder seriell betreiben (PCI-to-PCI-Bridges) –mehr Slots oder On-Board-Komponenten –komplexes System in Teilsysteme aufspalten –bis zu 256 Busse

9 21. Mai 2001René Smolin, Jens Bretschneider9 PCI-Bridges Blockschaltbild

10 21. Mai 2001René Smolin, Jens Bretschneider10 PCI-Slots Übersicht Unabhängig von anderen Bussystemen Adress- und Datenbusbreite von 32 Bits (erweiterbar auf 64 Bits) 124 Kontakte für den 32-Bit-Anteil (188 Kontakte bei 64 Bits) 3,3V oder 5V Spannungsversorgung

11 21. Mai 2001René Smolin, Jens Bretschneider11 PCI-Slots Kontaktbelegung

12 21. Mai 2001René Smolin, Jens Bretschneider12 Konfigurationsadressraum Übersicht Größe: 256 Bytes, davon: –64 Bytes Header –192 Bytes frei verfügbar Nur die ersten 8 Bytes (grau) müssen vorhanden sein Einheiten-IDHersteller-ID 00h StatusBefehl 04h KlassencodeRevision 08h BISTHeaderLatenzCLG 0ch Basisadressregister u.a. 10h 14h 18h 1ch 20h 24h 28h 2ch 30h 34h 38h MaxLatMinGNTINT-PinINT-Leit. 3ch

13 21. Mai 2001René Smolin, Jens Bretschneider13 Konfigurationsadressraum Identifizierung Hersteller-ID wird von PCI-SIG eindeutig vergeben Einheiten-ID wird vom jeweiligen Hersteller vergeben (keine Seriennummer!) Klassencode unterscheidet Geräteklasse (Sound, SCSI, VGA,...) Einheiten-IDHersteller-ID 00h StatusBefehl 04h KlassencodeRevision 08h BISTHeaderLatenzCLG 0ch Basisadressregister u.a. 10h 14h 18h 1ch 20h 24h 28h 2ch 30h 34h 38h MaxLatMinGNTINT-PinINT-Leit. 3ch

14 21. Mai 2001René Smolin, Jens Bretschneider14 Konfigurationsadressraum Basisadressregister Aufbau des Basisadressregisters ist unterschiedlich, enthält z.B. –Basis-IO-Adresse –Basis-Speicheradresse –Basis-Erweiterungs-ROM- Adresse –Sub-Hersteller-ID –Sub-Einheiten-ID Einheiten-IDHersteller-ID 00h StatusBefehl 04h KlassencodeRevision 08h BISTHeaderLatenzCLG 0ch Basisadressregister u.a. 10h 14h 18h 1ch 20h 24h 28h 2ch 30h 34h 38h MaxLatMinGNTINT-PinINT-Leit. 3ch

15 21. Mai 2001René Smolin, Jens Bretschneider15 Konfigurationsadressraum Interrupt-Zuteilung INT-Pin bestimmt den zugeordneten PCI- Interrupt-Pin INTA#..INTD# INT-Leitung bestimmt die zugehörige Interrupt-Leitung (0..15) Einheiten-IDHersteller-ID 00h StatusBefehl 04h KlassencodeRevision 08h BISTHeaderLatenzCLG 0ch Basisadressregister u.a. 10h 14h 18h 1ch 20h 24h 28h 2ch 30h 34h 38h MaxLatMinGNTINT-PinINT-Leit. 3ch

16 21. Mai 2001René Smolin, Jens Bretschneider16 Interrupt-Leitungen Anzahl und Belegung (1) 16 Interrupt-Leitungen Aufgeteilt auf zwei Interruptcontroller (1..7 / 8..15) Interrupts 8 bis 15 werden über IRQ 2 an den ersten Controller gemeldet IRQ-Nr.Belegt durch 0PC-Taktgeber 1Tastatur 2Zweiter Interruptcontroller (IRQ 8-15) 3COM2 4COM1 5(LPT2, Soundkarte) 6Diskettencontroller 7(LPT1) 8Echtzeit-Systemuhr 9(VGA) PS/2-Mausanschluss 13Mathematischer Coprozessor 14Primärer IDE-Kanal 15Sekundärer IDE-Kanal

17 21. Mai 2001René Smolin, Jens Bretschneider17 Interrupt-Leitungen Anzahl und Belegung (2) Von 16 Interrupt- Leitungen sind nur max. 5 frei verfügbar Aufzuteilen auf ISA, AGP, PCI (mehrfach), USB, Onboard- IDE/SCSI/LAN Nur möglich durch Interrupt-Sharing IRQ-Nr.Belegt durch 0PC-Taktgeber 1Tastatur 2Zweiter Interruptcontroller (IRQ 8-15) 3COM2 4COM1 5(LPT2, Soundkarte) 6Diskettencontroller 7(LPT1) 8Echtzeit-Systemuhr 9(VGA) PS/2-Mausanschluss 13Mathematischer Coprozessor 14Primärer IDE-Kanal 15Sekundärer IDE-Kanal

18 21. Mai 2001René Smolin, Jens Bretschneider18 Interrupt-Zuordnung Übersicht (Quelle: ct 11/2000, Seite 258 ff.)

19 21. Mai 2001René Smolin, Jens Bretschneider19 Interrupt-Zuordnung Beispiel A6INTA# B7INTB# A7INTC# B8INTD# (entsprechend PCI-Slot 1) AGPPCI1PCI2PCI3PCI4 (Motherboard Intel AL440LX) PCI4PCI3PCI2PCI1 AGP

20 21. Mai 2001René Smolin, Jens Bretschneider20 BIOS-Einstellungen Interrupt-Zuordnung (1) Slot x IRQ Steuert die Zuordnung der Interruptleitungen zum ersten Interrupt-Pin des Slots –Auto Das BIOS versucht, die verfügbaren Interrupts bestmöglich zu verteilen –9..15 Ordnet eine Interruptleitung fest dem ersten Interrupt-Pin des Slots zu (Award-BIOS 4.51, ASUS P2B-F)

21 21. Mai 2001René Smolin, Jens Bretschneider21 BIOS-Einstellungen Interrupt-Zuordnung (2) (Award-BIOS 4.51, ASUS P2B-F) IRQ x Used By ISA Legt fest, welche Interruptleitungen das BIOS zuordnen darf –Yes Die Interruptleitung wird von einer alten ISA-Karte verwendet und steht daher nicht zur Verfügung –No/ICU Die Interruptleitung wird nicht von einer alten ISA-Karte verwendet. Sie kann aber durchaus einer neuen ISA- PnP-Karte zugeordnet werden

22 21. Mai 2001René Smolin, Jens Bretschneider22 BIOS-Einstellungen PlugnPlay PNP OS Installed Bestimmt, ob die Geräte durch das BIOS oder das OS konfiguriert werden –Yes Es werden nur die zum Booten wichtigen Geräte (VGA, IDE, SCSI,...) konfiguriert, alle weiteren Geräte (Sound,...) werden abgeschaltet und später durch das OS konfiguriert –No Es werden alle Geräte komplett konfiguriert (Award-BIOS 4.51, ASUS P2B-F)

23 21. Mai 2001 Zukunft: PCI-X Die Entwickler Entwickelt von HP, IBM und Compaq Intel, DELL usw. wurden an der Entwicklung nicht beteiligt Mittlerweile übergeben an PCI-SIG

24 21. Mai 2001René Smolin, Jens Bretschneider24 Zukunft: PCI-X Die Technik Performance: Transferrate:bis zu 1 GByte/s Frequenz:bis zu 133 MHz Busbreite:64 Bit Abwärtskompatibel (Hard- und Software) Bereits erhältlich, Einsatz im Server-Bereich

25 21. Mai 2001René Smolin, Jens Bretschneider25 Quellen Bücher: Mikroprozessor-Technik Flik/Liebig Springer Verlag, 1998 PC-Schaltungstechnik Bernstein Franzis, 1998 PCI in der Industrie Blank/Strass/Chochoiek Markt und Technik, 1998 Zeitschriften-Artikel: Unterbrecher-Kontakte Siering /Windeck ct 11/2000, Heise-Verlag Pascal goes PCI Andreas Stiller ct 02/1996, Heise-Verlag


Herunterladen ppt "Der PCI-Local-Bus von René Smolin und Jens Bretschneider Dauer: ca. 30 min. 21. Mai 2001."

Ähnliche Präsentationen


Google-Anzeigen