Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.

Ähnliche Präsentationen


Präsentation zum Thema: "Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen."—  Präsentation transkript:

1 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Realisierung eines 10 x 10 bit Multiplizierers Finale cand. Ing. Steffen Esins Geschwindigkeit – Verlustleistung - Power-Delay-Produkt

2 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Abschnitt 1 – VHDL Beschreibung cand. Ing. Steffen Esins Ansätze: - Ripple-Carry - Carry Select - Carry Select² geringe Geschwindigkeit hohe Verlustleistung Realisierter Multiplizierer: Carry Safe Struktur mit 10Bit Addierer aufgeteilt in 8 lines und einer endline

3 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Abschnitt 1 – VHDL Beschreibung cand. Ing. Steffen Esins line: 9 Voll-Addierer, 1 Halb-Addierer und 10 AND Gatter endline, 10Bit Addierer (ohne Carry_In) anfangs implementiert als Carry Look Ahead Addierer

4 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Änderung im Design: - Ersetzen jeder Addition (AND, OR oder XOR Gatter) durch den + Operator -> mehr Einflussnahme vom Synthesetool auf das fertige Design - Vorteil des ganzen Designs: extrem regelmäßige Struktur - Nachteil: - jede Leitung schon fest verdrahtet Leistungsdaten der VHDL Beschreibung Maximale Frequenz MHz – Leistungsverbrauch mit 25MHz mW Abschnitt 1 – VHDL Beschreibung cand. Ing. Steffen Esins

5 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins Synthesestrategie, Parameter und Eckdaten der Netzliste Abschnitt 2 - Synthese auf UMC 18 und Optimierungen

6 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Möglichkeiten der Optimierung: - min delay - min area - min power min delay – nur möglich durch große Änderungen in der VHDL Beschreibung maximale Frequenz 400 MHz – die der Konkurrenz über 500MHz min area - keine Zielvorgabe min power Abschnitt 2 - Synthese auf UMC 18 und Optimierungen cand. Ing. Steffen Esins

7 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Leistungsdaten nach der Synthese Frequenz 250MHz (Design synthetisiert auf exakt 4ns data arrival time, maximal möglich wären 2.5ns/400mhz) Leistungsverbrauch mit 250MHz mW (FPGA 25MHz mW) cand. Ing. Steffen Esins Änderungen im Script: /* max_transition, max_fanout, max_capacitance, cell_degradation, max_delay, min_delay */ /* Hier: max_delay hat hoehere Prio. als max_capacitance */ set_cost_priority {max_delay max_capacitance} set_cost_priority {max_capacitance cell_degradation max_delay} /* Constraints fuer Poweranalyse setzen */ set_max_dynamic_power 30 mW 20mW dynamic power cell leakage set_max_leakage_power 1 mW Abschnitt 2 - Synthese auf UMC 18 und Optimierungen

8 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins Abschnitt 3 – Layout mit Silicon Ensemble Layout-Schritte, Parameter, Vorhergehensweise, Besonderheiten, Vergleichswerte

9 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Abschnitt 3 – Layout mit Silicon Ensemble cand. Ing. Steffen Esins Layout-Schritte, Parameter, Vorhergehensweise Floorplanning Placement Clock Tree Synthese Routing 1. Versuch: - alles nach Anleitung Core Auslastung 11.28%, ~2000 Füllerzellen 160 Mhz - 116,2 pJ (100Mhz 12,04mW) 2. Versuch: - Coregröße verkleinert Auslastung 95%, 80 Füllerzellen MHz pJ (100Mhz mW) Weitere Versuche: - neu synthetisiertes Design mit 2,5ns/400MHz ~260Mhz aber nicht lauffähig (Hold Fehler) - Power Routing langsamer und größere Verlustleistung Letzter Versuch: - Post Routing Schneller und damit besseres Power-Delay-Produkt MHz – pJ (100Mhz mW)

10 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs Abschnitt 3 – Layout mit Silicon Ensemble cand. Ing. Steffen Esins Critical Path (enthält clk_int)Cell Power Drop

11 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins A 0 Eingangsregister B 0 Eingangsregister P 0 Ausgangsregister Abschnitt 3 – Layout mit Silicon Ensemble

12 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins A 1:0 Eingangsregister B 1:0 Eingangsregister P 1 Ausgangsregister Abschnitt 3 – Layout mit Silicon Ensemble

13 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins Abschnitt 3 – Layout mit Silicon Ensemble A X Eingangsregister B X Eingangsregister P X Ausgangsregister Clock_intern ?

14 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins Abschnitt 3 – Layout mit Silicon Ensemble A X Eingangsregister B X Eingangsregister P X Ausgangsregister Clock_intern Clock Clock treibt P 0, P 19 und Inverter Inverter treibt Clock_intern unterschiedlich flanken- gesteuerte Register

15 Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Steffen Esins Auflistung der Vergleichsparameter Design- bezeichnung min. Perioden- dauer (Timing Analyse) max. Frequenz f max (Timing Analysis) Verlustleistung bei f max (Synopsys nach Layout) Errechnetes Power-Delay- Produkt Verlustleistung bei 100 MHz (Synopsys nach Layout) Errechnetes Power-Delay- Produkt Core - Fläche (Cadence) Stat.Dyn.GesamtStat.Dyn.Gesamt [ns][MHz][mW] [pJ][mW] [pJ][mm²] Design WertDesignbezeichnung Beste Frequenz:5.08nsDesign-250 Bestes Power-Delay-Produkt: pJDesign-250 Beste Verlustleistung bei 100 MHz: mWDesign-250 Designername: Steffen Esins


Herunterladen ppt "Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen."

Ähnliche Präsentationen


Google-Anzeigen