SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.

Präsentation zum Thema: "SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung."—  Präsentation transkript:

1 SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung 1

2 Test hochintegrierter Schaltungen November 07 2 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)  Fehlerrate Burn-in, usefull period, Burn-out

3 Test hochintegrierter Schaltungen November 07 3 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)  Fehlerrate Burn-in, usefull period, Burn-out  Kenngrößen: S 0 1 tt0 0: fehlerfreie Operation 1:Fehlverhalten

4 Test hochintegrierter Schaltungen November 07 4 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)

5 Test hochintegrierter Schaltungen November 07 5 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit) R(5)=exp(-0.01* 5)≈0.951 MTBF=1/0.01=100

6 Test hochintegrierter Schaltungen November 07 6 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)

7 Test hochintegrierter Schaltungen November 07 7 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit) b)Das TMR System kann den Ausfall einer Y-Box tolerieren. Die Wahrscheinlichkeit, dass das System im Zeitraum von 0 bis 5 Jahre keinen Ausfall erlebt (unter der Bedingung, dass es zum Zeitpunkt 0 nicht ausfällt), ist gleich der Wahrscheinlichkeit, dass 1.der Voter in diesem Zeitraum keinen Ausfall erlebt und 2.alle Y-Boxen nicht Fehlschlagen oder eine ausfällt  RTMR(5)=RV(5)*(RY(5)^3+3*RY(5)^2*(1-RY(5)))  Es kann nun zusätzlich ein weiterer Ausfall einer Y-Box toleriert werden.  R5MR(5)=RV(5)*(RY(5)^5+5*RY(5)^4*(1-RY(5))+10*RY(5)^3*(1-RY(5))^2) b)Ohne Schaltjahre, Schalttage, … Availability =MTBF/(MTBF+MTTR) =100J/(100J+1/365 J) =100J/(36501J/365) =36500J/36501J = 0,9972 = 0,999972= 99,9972 %

8 Test hochintegrierter Schaltungen November 07 8 Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute)  Ausbeute  Modellierung

9 Test hochintegrierter Schaltungen November 07 9 Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute)

10 Test hochintegrierter Schaltungen November 07 10 Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute) Alpha: 1.alpha von HP bestimmen (≈1,73) 2.alpha inYield für DEC einsetzen (≈18,85%) alphaYield HPalphaYield HP 133,781,7127,09 1,132,451,7227,03 1,231,291,7326,97 1,330,271,7426,91 1,429,361,7526,85 1,528,541,7626,79 1,627,811,7726,73 1,727,151,7826,67 1,826,561,7926,61 1,926,011,826,56 225,511,8126,50

11 Test hochintegrierter Schaltungen November 07 11 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Eingänge der Schaltung und Ein- und Ausgänge von Gatter konstant 0 oder 1  Testmuster: Eingabe mit  Kenngrößen: (Un)Detectable:es gibt (k)ein Testmuster aus X (Un)Detected:es gibt (k)ein Testmuster aus T n n

12 Test hochintegrierter Schaltungen November 07 12 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Eingänge der Schaltung und Ein- und Ausgänge von Gatter konstant 0 oder 1  Testmuster: Eingabe mit  Kenngrößen:  Relationen: Äquivalenz: g dominiert f:

13 Test hochintegrierter Schaltungen November 07 13 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)

14 Test hochintegrierter Schaltungen November 07 14 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  equivalente Fehler : e s@0/1 und f s@0/1 s@0 an UND Gattern s@1 an ODER Gattern  dominante Fehler s@0 an ODER-Ausgang dom. s@0 an Eingängen s@1 an AND-Ausgang dom. s@0 an Eingängen a b c e f d h g i

15 Test hochintegrierter Schaltungen November 07 15 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  equivalente Fehler : e s@0/1 und f s@0/1 s@0 an UND Gattern s@1 an ODER Gattern  dominante Fehler(!!!): s@0 an ODER-Ausgang dom. s@0 an Eingängen s@1 an AND-Ausgang dom. s@0 an Eingängen a b c e f d h g i

16 Test hochintegrierter Schaltungen November 07 16 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  notwendige Spalten : gehören zur Testmenge  dominierte Spalten können gestrichen werden a b c e f d h g i

17 Test hochintegrierter Schaltungen November 07 17 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Redundante Fehler Optimierung Ungünstiges Design for Test Komplexität Fehlertolerante Schaltungen Hazard Elimination –statischer Hazard bei (val1,val2)=11 und sel 1→0 sel val2 val1valout redundanter Implikant

18 Test hochintegrierter Schaltungen November 07 18 Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Redundante Fehler Optimierung Ungünstiges Design for Test Komplexität Fehlertolerante Schaltungen Hazard Elimination sel val2 val1valout e s@0 1 1 0 0 1 1 ? Hazard wird bei diesem Fehler nicht mehr blockiert.