SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #1 CAD-Tools für den Entwurf von HF-Front-End Schaltungen HF-Front-Ends Entwurfsmethodik für integrierte Höchstfrequenzsysteme zukunftsorientierter Kommunikationstechniken Förderprojekt im Rahmen des SSE-Verbundes Förderkennzeichen 01M3040 Öffentlicher Abschlußworkshop Projektübersicht und Ergebnisse Referent: Ulrich Seeling

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #2 Motivation/Projektziele Geringe Abdeckung folgender Themengebiete zu Projektstart: –Berücksichtigung hoher Frequenzen (Wichtig für Mobilkommunikation) –Zusammenarbeit zwischen System- und Schaltungsentwicklern Projektziele –Entwicklung eines Designflows zusammen mit einer Entwurfsmethodik und einer verbesserten CAD-Umgebung, die den besonderen Bedürfnissen der HF-Technik im Bereich der Mobilkommunikation gerecht werden.

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #3 Projektpartner Atmel, Heilbronn Nokia, Bochum Melexis, Erfurt Cadence, Haar Fraunhoferinstitut Dresden TU Dresden TU Braunschweig Projektlaufzeit 3,5 Jahre (Mai November 2000) Systemanbieter Nokia IC - Häuser Atmel, Melexis CAD - Anbieter Cadence Forschungs- einrichtungen TU Braunschweig, TU Dresden FhG EAS Dresden

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #4 Highlights Optimierung des Designflows durch –Pegelplantool –HF-Modellschablonen –Berücksichtigung technologischer Schwankungen –Modellanpassung, Charakterisierungswerkzeuge/-umgebung –Auswahlverfahren für Analog Re-Use –Einfache Gehäusemodellierung –Verbindung zur Systemsimulation mittels k-Modellen 2 Demonstratoren –Direct-Conversion-Receiver für UMTS-System (UMTS-Demonstrator) –HF-Schaltkreis zur Datenkommunikation in Gebäuden (KMU-Demonstrator)

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #5 Optimierung des Designflows Verbesserung des Entwurfablaufes bei HF-Schaltungen durch –Frühzeitige Verwendung rechnergestützter Verfahren. Schnelle Abschätzung von Systemalternativen und deren Strukturierung durch Verwendung unterschiedlicher Abstraktionsebenen. –Durchgängigen Designflow Pegelplansimulation Simulation der Blockmodelle (Hochsprache = angepaßte HF-Modellschablonen) Verifikation durch Charakterisierungsumgebung (automatisiert) Auswahl aus vorhandenem IP mittels unscharfem Auswahlverfahren Anbindung an DSP-System über k-Modelle –Hilfestellung zur Kommunikation zwischen System- und Schaltungsentwicklung Spezifikation mit Pegelplan

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #6 Pegelplantool

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #7 Pegelplantool - Einsatzgebiete Schnelle Abschätzung der Spezifikation mit durchgängiger Berechnung der wichtigsten HF-Eigenschaften Individuelle Anordnung der betrachteten Schaltungsblöcke Blöcke mit vordefiniertem Spezifikationsrahmen Eingebaute Plausibilitätsprüfungen Schneller Variantenvergleich möglich Anbindung an Simulator durch Export der Blöcke

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #8 HF-Modellschablonen PLL VCO Teiler Mischer Modulatoren LNA Poweramplifier active Balun Filter Die Aufgabenstellung gibt die Modellierung verschiedener Modellschablonen vor: Erstellung der Modelle in HDL-A und SpectreHDL für unterschiedliche Simulatoren

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #9 Berücksichtigung technologischer Schwankungen Aus statistischen Modelldaten werden die Korrelationen und Schwankungen der HF- Kenngrößen ermittelt. Diese Schwankungen können mit guter Genauigkeit in Polynome abgebildet und in die HF-Modellschablonen integriert werden. CPi = e e-02 * Rsbi * Rsbi e-02 * Rsbi e-03 * Rsqh * Rsbi e-03 * Rsqh * Rsqh e-03 * Rsqh e-03 * Dsp * Rsbi e-05 * Wtol * Rsbi e-04 * Wtol * Rsqh e-05 * Wtol * Dsp e-03 * Wtol * Qcx e-03 * Wtol * Rsql e-03 * Wtol * Wtol e-03 * Wtol;

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #10 Modellanpassung

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #11 Charakterisierungswerkzeuge

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #12 Auswahlverfahren für Analog Re-Use Vergleich von Daten bereits entworfener Schaltungen mit der Spezifikation einer neuen Schaltung. Unscharfes Bewertungsverfahren Kombination mit Web-basiertem Dokumentationssystem ermöglicht effizientes Ablegen und Suchen/Vergleichen.

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #13 Einfache Gehäusemodellierung

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #14 Verbindung zur Systemsimulation K-Modell: Mathematisches Modell zur Abbildung von linearen und nichtlinearem Verhalten von Front-Ends Anbindung an Datenflußsimulator SPW Extraktion der K-Modelle aus Schaltung mittels SpectreRF Bisherige Vergleiche mit detaillierten Analogsimulationen zeigen geringe Abweichungen Bei UMTS-Demonstrator Vergleich Simulation vs. Messung

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #15 Demonstratoren I Überprüfung verschiedener Projektergebnisse (Pegelplan, parametrisierte HF-Modellschablonen, Generierung von k-Modellen, Gehäuse- modellierung,...) anhand zweier Demonstratoren. KMU-Demonstrator Chipfoto UMTS-Demonstrator

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #16 Demonstratoren II

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #17 Verwertungsmatrix

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #18 Öffentlichkeitsarbeit Web-Server – Konferenzen und Seminare –3 SSE Workshops –Statusseminare –Analog 99 –Abschlußpräsentation auf ITG-Workshop Veröffentlichte Arbeiten –Zahlreiche Präsentationen auf nationalen und internationalen Symposien und Workshops u.a. Midwest Symposium on Circuits and Systems Radio Solution Conference '99,Birmingham International Symposium on Microelectronics and Assembly, Singapur Same 2000, Forum on Microelectronics, Sophia Antipolis / Aix en Provence

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #19 Zusammenfassung Verbesserung der Durchgängigkeit von der Spezifikation über den System- bis zum Schaltungsentwurf Steigerung der Effektivität durch Wiederverwendungs- und Auswahlverfahren und parametrisierbare Modellbibliotheken Senkung des manuellen Modellierungsaufwands durch automatische Generierungsverfahren Erfassung und Einbeziehung parasitärer Einflüsse (vor allem Rauschen, Gehäuse, Temperatur- und Betriebsspannungsabhängigkeiten) Automatisierung der Parametrisierung von Systemmodellen der HF-Schaltungen durch Charakterisierungsumgebungen

SSE Smart System-Engineering HF-Front-Ends Ulrich SeelingHF-Front-Ends Abschlußworkshop ITG-Workshop, Darmstadt, #20 Ausblick Weitere Aktivitäten in dieser Thematik sind geplant, u.a. : –HG-DAT (Hochgeschwindigkeits-Datenübertragung) Beseitigung systemrelevanter Problemstellen in den Bereichen Prozeßanbindung, Modellierung, Schaltungsentwurf, Systemplanung und Partionierung Erstellung einer "Basis" zum maßgeschneiderten Entwurf von HG-DAT Systemen flexible IP-Blöcke (analog, digital, mixed-signal) für Hochfrequenzanwendungen aktive Entwurfsunterstützung durch CAD-Werkzeuge Entwicklung systemtauglicher Verfahren zu Selbsttest (RF-BIST) und Selbstkorrektur Hochintegrierte Demonstratoren für den Bereich multimediale Inhouse Anwendungen im Höchstfrequenzbereich –Anastasia+ Ziel dieses Projekts sind durchgängige top-down Entwurfsmethoden für integrierte analoge und mixed-signal Schaltungen und Systeme einerseits und mehr Automatisierung und Wiederverwendung im A/MS-Blockentwurf andererseits.