0 Energieeffiziente Compilierung für Digitale Signalprozessoren Markus Lorenz Peter Marwedel Rainer Leupers Projekt Prozessorarchitekturen und Compilertechniken.

Präsentation zum Thema: "0 Energieeffiziente Compilierung für Digitale Signalprozessoren Markus Lorenz Peter Marwedel Rainer Leupers Projekt Prozessorarchitekturen und Compilertechniken."—  Präsentation transkript:

1 0 Energieeffiziente Compilierung für Digitale Signalprozessoren Markus Lorenz Peter Marwedel Rainer Leupers Projekt Prozessorarchitekturen und Compilertechniken zur verlustarmen digitalen Signalverarbeitung Universität Dortmund Lehrstuhl Informatik XII

2 1 Projektübersicht DORTMUND: Schwerpunkt Compiler- techniken DRESDEN: Schwerpunkt Prozessor- architektur DSP-Compiler- Know-How DSP-HW- Know-How Energie-Kostenmodell HW/SW-Exploration HW-Ausnutzung Verbesserungsvorschläge Modell der Leistungsaufnahme Realisierbarkeit Ziel: Energiereduzierung prozessorbasierter DSP-Systeme

3 2 skalierbare Anzahl irregulärer Datenpfade SIMD/SISD Verarbeitung spezielle Speicher- schnittstelle AGU HW-Schleifen 4-stufige Pipeline M3-DSP Plattform: M3-DSP

4 3 Compilierungsablauf C-SrcAsm Lance2 Frontend IR to GeLIR to Asm IR Standard- Optimierungen prozessorunabhängigprozessorabhängig GeLIR to Sim Sim GeLIR Schleifen-Optimierungen SIMD-Optimierungen Codegenerierung Adresscode-Generierung Energie- Daten GeLIR (Generic Low-Level Intermediate Representation) Darstellung prozessorspezifischer Informationen Ermöglicht generische Implementierung von Optimierungen HW/SW-Exploration einfach umsetzbar

5 4 SIMD-Optimierungen M3-DSP stellt große Speicherbandbreite zur Verfügung Energie-Overhead von SIMD- vs. SISD-Operationen: Faktor 4 bis 5 Ist die Ausführung von SIMD-Operationen energieeffizient? Ziel: Erstmalige compilerunterstützte Untersuchung des Energieeinsparungs-Potentials von SIMD-Operationen. Integration von Energiekostenmodell in Codegenerator u. Simulator Vektorisierung von Schleifen Entwicklung von Techniken zur... … Spezifikation der erforderlichen (irregulären) SIMD-Funktionalität. … Propagierung von Informationen an nachfolgende Compilerphasen. … Handhabung von DSP-Gruppenspeichern. … effektiven Ausnutzung von speziellen SIMD-Datentransfers. … Ermittlung einer optimierten Anordnung von Arrays im Speicher.

6 5 Experimentelle Ergebnisse: Ausführungszeit

7 6 Experimentelle Ergebnisse: Energieverbrauch

8 7 HW/SW-Exploration: Anzahl Datenpfade

9 8 HW/SW-Exploration: Weitere Modifikationen

10 9 Projektziel: Energiereduzierung prozessorbasierter DSP-Systeme durch simultane HW- und SW-Entwicklung Zusammenfassung Irreguläre Architekturen erfordern neue Compilertechniken: Energieeffizienter genetischer Codegenerator SIMD-Optimierungen für DSPs Prozentuale Verbesserungen im Durchschnitt: Codegenerator und Vektor: Energie: 72%, Zyklenzahl: 77% SIMD-Operationen sind performance- und energieeffizient Ausblick (4. Förderjahr) Ziel: Weitere Energiereduzierung des Gesamtsystems Fortführung der HW/SW-Exploration in Kooperation mit TU Dresden Optimierung des Programmspeichers ( Fertigstellung) Integration der Optimierungen in allgemeine Compiler-Umgebung HW/SW-Exploration legt weiteres Optimierungspotential offen Einsatz der Techniken für andere Architekturen möglich