Technische Informatik I (SS 2006) Teil 1: Logik 1b: Schaltnetze

Technische Informatik I (SS 2006) Zusammenfassung Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter Umschaltbarer HA/HS möglich Brauchen Volladdierer… HA+HA Brauchen Vollsubtrahierer… HA+HS …für parallele Rechenwerke Weitere wichtige Schaltnetze?

Technische Informatik I (SS 2006) Gate Eingänge werden auf Ausgänge abgebildet. Wenn E=1 (enable) EA0A1A2A3EA0A1A2A3 B0B1B2B3B0B1B2B3

Technische Informatik I (SS 2006) Multiplexer (MUX) Weist mehreren Eingängen ein Ausgang zu Auswahl von Eingang a X falls S=X in Binärdarstellung Realisierung mit disjunktiver Normalform: y=(¬S 0 & ¬S 1 & a 0 ) | (S 0 & ¬S 1 & a 2 ) | (¬S 0 & S 1 & a 2 ) | (S 0 & S 1 & a 3 ) S 0 S 1 S a0a0 a1a1 a2a2 a3a3 y Bsp: 1-aus- 4-MUX S[0-1] zusammen- gefasst = Bus

Technische Informatik I (SS 2006) Demultiplexer (DEMUX) Weist ein Eingang mehreren Ausgängen zu Auswahl von Ausgang y X falls S=X in Binärdarstellung Realisierung: y 0 =a & ¬S 0 & ¬S 1 y 1 =a & S 0 & ¬S 1 y 2 =a & ¬S 0 & S 1 y 3 =a & S 0 & S 1 y0y0 y1y1 y2y2 y3y3 S 0 S 1 S a Bsp: 1-zu- 4-DEMUX

Technische Informatik I (SS 2006) Kodierer EIN Eingang a X auf 1, Ausgänge stellen Eingangsnummer X in Binärdarstellung dar Realisierung: y 0 =a 1 | a 3 y 1 =a 2 | a 3 Bsp: 4-zu- 2-Kodierer y0y0 y1y1 a0a0 a1a1 a2a2 a3a3

Technische Informatik I (SS 2006) Dekodierer Ein Ausgang y X wird gemäß Eingang in Binärdarstellung auf 1 gesetzt Realisierung: y 0 = ¬a 0 & ¬a 1 y 1 = a 0 & ¬a 1 y 2 = ¬a 0 & a 1 y 3 = a 0 & a 1 Bsp: 2-zu- 4- Dekodierer a0a0 a1a1 y0y0 y1y1 y2y2 y3y3

Technische Informatik I (SS 2006) Einsatzmöglichkeiten MUX/DEMUX Übergang serielle/parallele Übertragung MUX Auswahl Speicherzelle Kodierer Eingangskodierung (z.B. Interrupt) Dekodierer Dekodierung eines Maschinenbefehls, auch Auswahl Speicherzelle Elementare Bauteile eines Prozessors

Technische Informatik I (SS 2006) Komplexität Gatterverbrauch steigt mit zunehmender Komplexität stark an kombinatorische Logik Zustand

Technische Informatik I (SS 2006) Teil 1: Logik 1c: Flip-Flops

Technische Informatik I (SS 2006) Grundelement: Flip-Flop (FF) Zustand zunächst E 1 =1 E 2 =0 Q 1 =0 Q 2 =1 Ändere E 2 =1 Zustand für Q bleibt! E1E1 Q1Q1 E2E2 Q2Q Wichtig: E 1 =E 2 =0 vermeiden Dann: Q 1 = ¬ Q 2 (Q, Q)

Technische Informatik I (SS 2006) Nenne Eingänge S (Set) R (Reset) Negierte Logik Schaltzeichen Grundelement: Flip-Flop (FF) S Q R Q SRSR Q ¬Q

Technische Informatik I (SS 2006) Zeitverhalten Bei ¬S=¬R=1 Anfangszustand gemäß Bauteiltoleranz ¬S=1 =0 ¬R=1 =0 Q=1 =0 ¬Q=1 =0 Zeit

Technische Informatik I (SS 2006) Asynchrone vs. synchrone Schaltungen Basis-FF kann jederzeit sein Zustand ändern Sog. asynchrones Design Vorteil: Schnell Nachteil: In Kombination mit weiteren Schaltungselementen Verhalten schwer bestimmbar Synchrone Schaltungen Taktgeber Takt bestimmt durch langsamste Bauteilgruppe Flip-Flip: Braucht Takteingang

Technische Informatik I (SS 2006) Getaktetes Flip-Flop (FF) Falls C=0 Ausgänge der NAND- Gatter =1 Keine Änderung, Falls C=1 Änderung des Basis-FF- Zustandes Jedoch während C=1-Zyklus weitere Änderung möglich Q ¬Q¬Q S C C R Clock-(C)- Verarbeitung und Inverter Basis-FF SCRSCR Q ¬Q

Technische Informatik I (SS 2006) D-Flip-Flop Sonderform des RS-FF D = delay Hält Informationen ein Taktzyklus SCRSCR Q ¬Q

Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Master übernimmt Zustand bei C=1 Slave übernimmt Zustand bei C=(10) SCRSCR Q ¬Q SCRSCR Q ¬Q XXXX X X MasterSlave SCRSCR Q ¬Q

Technische Informatik I (SS 2006) Master-Slave-Flip-Flop Flip-Flop übernimmt Zustand bei C=(10) Änderungen während Takt =1 können überschrieben werden Aber: Umsetzen wird gelatched S=1 =0 R=1 =0 C=1 =0 Q=1 =0 Zeit

Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop 1010 SCRSCR Q ¬Q J K J=1 =0 K=1 =0 C=1 =0 Q=1 =

Technische Informatik I (SS 2006) Master-Slave-JK-Flip-Flop Eigenschaften: JK-Eingänge entsprechend zu Q Q bleibt stabil (wie MS-FF) JK-Eingänge gegenteilig zu Q Q ändert sich (wie MS-FF) J=K=1 Q toggelt bei fallender Taktflanke Keine undefinierten Zustände JCKJCK Q ¬Q

Technische Informatik I (SS 2006) Master-Slave-JK-FF mit direkten Eingängen Zwei weitere Eingänge üblich R=Reset Bewirkt asynchrones Löschen (Q=0) P=Preset Asynchrones Setzen (Q=1) JCKJCK Q ¬Q P R

Technische Informatik I (SS 2006) 1-Bit-Speicher Problem des Überschreibens: Brauchen definierten Zeitpunkt, wenn Eingänge stabil Wählen ein Eingang (D=data) Zusätzlich ein Schreibeingang (W=write) Synchroner 1-Bit-Speicher JCKJCK Q ¬Q CWDCWD

Technische Informatik I (SS 2006) 1-Bit-Speicher Schreibvorgang bei fallender Taktflanke und W=1 Zusätzlich möglich: Leseeingang (R=read) Q=0 falls R=0 Andere Möglichkeit: Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q D=1 =0 W=1 =0 C=1 =0 Q=1 =0

Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden Ausschalten der Ausgabe mit R (=read) Kombinierter RW-Eingang mit CS (Chip Select) CWDCWD Q R Q RW CS D CS RW D Q Q

Technische Informatik I (SS 2006) 1-Bit-Schreib-Lese-Speicher Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden (mit CS) RW gibt die Richtung an D muss nur zum gewählten Zeitpunkt gültig sein D =1 =0 RW=1 =0 CS =1 =0 Q =1 =0 SchreibzyklusLesezyklus

Technische Informatik I (SS 2006) Mehr-Bit-Speicher Bsp: 4-Bit- Speicher, ein Bit soll gewählt werden RW und D gemeinsamer Eingang Adressbus A [0-1] selektiert Bit CS RW D QCS RW D QCS RW D QCS RW D Q D out D in RW A0A0 A1A1 CS

Technische Informatik I (SS 2006) Speicherbausteine Üblicher Speicher für schnelle Anwendungen Auswahl der Reihe durch Adressleitung RAM (=random access memory) Verliert keine Informationen, solange Gatter arbeiten Statisch (=static) SRAM A [0-1] CS RW D0D0 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D1D1 D2D2 D3D3 D4D4 D5D5 D6D6 D7D7 D0D0 D [0-7]

Technische Informatik I (SS 2006) Zusammenfassung Stunde 2 Basis-Flip-Flop (FF) merkt sich Zustand (latch) zu beliebiger Zeit Nachteile: Nicht synchron Undefinierte Zustände möglich Getaktetes RS-FF übernimmt nur bei C=1 Master-Slave-FF übernimmt bei C=1, Bis C=(10) Zustandsänderung möglich Ab C=0 Eingang eingefroren, Slave gibt übernommenen Zustand an Ausgang

Technische Informatik I (SS 2006) Zusammenfassung Stunde 2 Master-Slave-JK-FF Keine undefinierten Zustände Weiterentwicklung: Direkte Lösch- (R-) und Setzeingänge (P) 1-Bit-Speicher RW-Eingang für Schreib-/Leserichtung CS definiert Zeitfenster, wenn Daten stabil und gültig Mehr-Bit-Speicher mit Adressierung Parallele Datenein- und Ausgabe (z.B. 8 Bit)