Projekt: Komprimierung von FPGA Bitstreams Ralph Kuhnert.

Präsentation zum Thema: "Projekt: Komprimierung von FPGA Bitstreams Ralph Kuhnert."—  Präsentation transkript:

1 Projekt: Komprimierung von FPGA Bitstreams Ralph Kuhnert

2 Projektbeschreibung: FPGA Bitstreams bestehen aus einem großen Teil aus Strom aus "Einsen" die nur hin und wieder von einer "Null" unterbrochen werden und besitzen somit eine relativ geringe Entropie. Der Konfigurationsspeicher für die FPGAs ist im Vergleich zu den FPGA selber relativ teuer, somit bietet sich aufgrund der Entropie des Bitstreams eine Kompression des Bitstreams an um an dem teuren Konfigurationsspeicher zu sparen.

3 Beispiel für einen Bitstream 0101110000101100000011000000000010100110 0000000000000000010100010010011011111111 0000010010100010100011001111100111011010 1111111111111011101110111011111111111011 1011101110111111111110111111101111101110 1110111011101111111111111111111011101111 1111111011111110111111101110111011101111 1111111011011110111011111111111010110110 1011111111111011111110111011111111111011 1011101110111111111111111101000111111101

4 Umfang des Projektes: In diesem Projekt soll eine Schaltung entwickelt werden, die einen FPGA-Bitstream mit möglichst einfacher Hardware komprimiert und dekomprimiert und den FPGA konfiguriert. Hierzu soll die Entropie von FPGA-Bitstreams bestimmt werden, geeignete Algorithmen in Perl programmiert und getestet und schließlich ein geeignetes Verfahren in VHDL für einen CPLD oder Microcontroller implementiert werden.

5 Die Idee Wenn man den Bitstream betrachtet erkennt man, daß er zum größten Teil aus langen Folgen von Einsen besteht  somit bietet sich eine Codierung durch das Zählen von Einsen an.Bitstream

6 Das Skript Mit folgendem Perlskript ne_final.pl wurden dann Bitstreams verschiedener Auslastung auf Entropie, Länge und codierte Länge (Huffmann, Einserzählen) untersucht.ne_final.pl

7 Ergebnis der Skriptes Sämtlich Zahlenwerte finden sich der Übersicht halber in folgender Datei: Bitfiles.xls Bitfiles.xls Die Diagramme mit den Ergebnissen finden sich auf den nächsten Seiten

8

9

10

11

12

13

14 Die Implementierung Man kann sehen, daß das 4-Bit-Einser- zählverfahren trotz seiner Einfachkeit relativ effektiv ist Somit wurde die Dekodierung des gepackten Bitstreams versuchsweise für einen XC9536XL-CPLD implementiert  decoder.vhddecoder.vhd