3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q

Slides:



Advertisements
Ähnliche Präsentationen
Vom HW-Automaten zum Prozessor
Advertisements

4.1 Anforderungen 4.1 Speicherzellen 4.3 SRAM, DRAM 4.4 Caches
Befehlssatz und Struktur
Arbeitstitel: DV-Infrastruktur
Vortrag: Praktikum Technische Informatik Sommersemester 2007
Bild 2.1. Logisches Symbol für D-Kippglied und Fotografie
Claas J. Cornelius - Ogg-on-a-chip - MDCT MDCT Funktionsweise und Limitierende Faktoren.
Test hochintegrierter Schaltungen
Datentechnik13. Übung THS, 22.November 2006 Testen hochintegrierter Schaltungen Übung 3: SCOAP-Algorithmus (sequentiell) Ralph Weper.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
C.M. Presents D.A.R. und Ein Bisschen dies und das!
Das Halteproblem. Gibt es einen Algorithmus, mit dem man für jedes beliebig vorgegebene Programm R und für jede beliebig vorgegebene Eingabe E entscheiden.
Polymorphie (Vielgestaltigkeit)
Tricks mit Zahlen. Kapitel 2 © Beutelspacher Mai 2004 Seite 2 Idee / Aufgaben In jeder Woche stelle ich Ihnen einen Zaubertrick mit Zahlen vor. Ihre Aufgaben:
Teil 5: Embedded Systems
Technische Informatik I (SS 2006) Teil 1: Logik 1b: Schaltnetze.
Weitere wichtige Schaltnetze?
Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen.
Schwierigkeitsgrad III 6 X - 7 = X
Verkettete Liste Visualisierung. New-Operator Mit dem New-Operator kann zur Laufzeit (dynamisch) Speicherplatz reserviert und angelegt werden Vorteil:
Technische Informatik I
Technische Informatik 1 Vorlesung 1: Speicherelemente Peter B. Ladkin Sommersemester 2001 Universität Bielefeld Technische.
Speicherglieder Aufgabe: - Aufnehmen - Speichern - Abgeben
§14 Basis und Dimension  (14.1) Definition: V sei wieder ein K-Vektorraum. Eine Menge B von Vektoren aus V heißt Basis von V, wenn B ist Erzeugendensystem.
Register BIT Martin Evertz.
© Gabriele Sowada © Gabriele Sowada 2 Manuell Beispiel 1 demonstriert die Vorgehensweise bei der manuellen Programm- Eingabe am.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Keywords Informatik 1 Gehen Sie alle Keywords durch Wie viele Keywords von welcher Farbe können Sie auf Anhieb erläutern? Führen Sie bitte eine Strichliste.
Basisinformationstechnologie HK-Medien
Zuordnung CacheHauptspeicher
Beweissysteme Hartmut Klauck Universität Frankfurt WS 06/
Logische Grundelemente
3.1 Gates und boolesche Algebra
3.2 Grundlegende digitale logische Schaltungen
3.3 Speicher Latches SR-Latch 1-bit Speicher S Q Q R Q Q
1 SR-Latch 3.3 Speicher Latches © Béat Hirsbrunner, University of Fribourg, Switzerland, 31. Oktober 2007 S Q Q R Q Q 1-bit Speicher.
3.4 CPU-Chips und Busse CPU-Chips
© Béat Hirsbrunner, University of Fribourg, Switzerland
Zuchtstier……. Meine Frau und ich waren auf einer Tierschau, das erste was wir sahen, waren diese Zucht-Stiere. Wir gingen zur ersten Einhegung, dort hing.
VHDL 4: Getaktete Logik (D-FF, Zähler, Automaten)
Computerorientierte Physik VORLESUNG und Übungen Vorlesung Zeit: Di., 8.30 – Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz.
Computerorientierte Physik VORLESUNG
Vom Bit zum Byte.
Speichern von Informationen
Mikrocomputertechnik
Dipl.-Inf. Swen Habenberger
Advanced Digital Design Übung 3. Aufgabe 1: Algorithmus für Phasen Inverter Plazierung Systematic approach: 1. Identify combinational logic and registers/memories.
Speichern von Informationen
FT WS2007 J. Walter. Begrüßung Intro Gateway CAN-BUS Steuergerät Projekte – Labor Schwarzes Brett BLOG.
Hardwarearchitekturen und Rechensysteme
Technische Informatik II
Technische Informatik II
Technische Informatik II
Technische Informatik II (INF 1211) Aufgabenteil (Mit Unterlagen)
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Flipflop. Überblick O Allgemein - Was ist ein Flipflop ? O Grober Aufbau O Wie funktioniert ein Flipflop? O Impulsdiagramm O Anwendung.
Rechnerstrukturen 3b. Endliche Automaten.
Linear Rückgekoppelte Schieberegister und Tristate Treiber
Prüfung Technische Informatik I (INF 1210) - Teil B (Kurzfragenteil, ohne Hilfsmittel zu lösen) Prof. W. Adi Zeit: 10 Minuten Bitte schreiben.
X. Übungsblatt – Aufgabe X In dieser Aufgabe sollen die Eigenschaften ausgesuchter Flipflopschaltungen untersucht werden. Die Verzögerungszeit eines jeden.
X. Übungsblatt – Aufgabe X In Aufgabe 1a) wurde ein sog. 2:1-Multiplexer entworfen, den man vereinfacht mit nebenstehenden Blockschaltbild darstellen kann.
X. Übungsblatt – Aufgabe X a)Entwerfen Sie eine digitale Schaltung, die bei einer logischen 0 des Steuereinganges S den logischen Wert des Eingangs x 0.
Präsentation Binär.
Technische Informatik II
Technische Informatik I Vorlesung 8: Digitale Speicher
Grundlagen der Rechnerarchitektur [CS ]
Vom HW-Automaten zum Prozessor
Vom Transistor zum HW-Automaten
Ein Referat von Wojciech Gora
 Präsentation transkript:

3.3 Speicher 3.3.1 Latches (1/4) SR-Latch S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg, Switzerland 30. November 2005 3.3 Speicher 3.3.1 Latches (1/4) SR-Latch S Q Q R Q Q nfnfdnfnfn

3.3.1 Latches (2/4) Definition. Abhängig vom Wert von Q, wird ein stabiler Zustand der SR-Latch 0 (null) oder 1 genannt. Eigenschaft. Eine SR-Latch hat folgende stabile Zustände: Kommentar 1. Die Eingänge S und R einer SR-Latch sind normalerweise auf 0. S R Stabile Zust. 1 2. Wird S auf 1 gesetzt so wird Q=1 (Q bleibt 1 wenn S wieder auf 0 gesetzt wird). 0 und 1 1 3. Wird R auf 1 gesetzt so wird Q=0 (Q bleibt 0 wenn R wieder auf 0 gesetzt wird). Q=Q=0 4. Werden S und R gleichzeitig auf 1 gesetzt und dann wieder auf 0, ist der Endzustand der SR-Latch 0 oder 1 !!! nfnfdnfnfn

3.3.1 Latches (3/4) Eine im Normalzustand SR-Latch (S=R=0) erinnert sich ob das letzte mal S oder R auf eins gesetzt wurde !!! d.h. mit einer SR-Latch hat man einen 1-Bit-Speicher Bemerkung: S steht für set und R für reset nfnfdnfnfn

3.3.1 Latches (4/4) Getaktete SR-Latch Getaktete D-Latch nfnfdnfnfn

3.3.2 Flip-Flop Schaltungen (1/2) nfnfdnfnfn

3.3.2 Flip-Flop Schaltungen (2/2) nfnfdnfnfn

3.3.3 Register (1/2) Fig. 3-28a. Dual D flip-flop. nfnfdnfnfn

3.3.3 Register (2/2) Fig. 3-28b. Octal flip-flop. nfnfdnfnfn

3.3.4 Speicherorganisation (1/2) nfnfdnfnfn

3.3.4 Speicherorganisation (2/2) nfnfdnfnfn

3.3.5 Speicherchips nfnfdnfnfn

3.3.6 RAM und ROM nfnfdnfnfn