Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen.

Slides:

Advertisements

Ähnliche Präsentationen

Vom HW-Automaten zum Prozessor

Advertisements

1. 2 Untersuchungsdesign Zielgruppe:Bevölkerung ab 14 Jahre Befragungsgebiet:Land Brandenburg Stichprobe:Soll:3.000 Befragte Ist:3.052 Befragte Auswahl:telefonische.

Implementierung eines BPSK (De)Modulators auf einem Spartan 3E FPGA

Bild 2.1. Logisches Symbol für D-Kippglied und Fotografie

Inlandsverbrauch Lacke und Farben Abbildung 1.

Folie 1Informationsserie -Textilchemie Bekleidung im Wandel der Zeit.

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Holger Harms, Harald Widiger,

Standortfaktoren INTERN - Ausdrucksstark präsentieren.

Der Einstieg in das Programmieren

Rechneraufbau & Rechnerstrukturen, Folie 2.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 2.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 2.1.

W. Oberschelp G. Vossen Kapitel 7.

Rechneraufbau & Rechnerstrukturen, Folie 1.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 1.

Rechneraufbau & Rechnerstrukturen, Folie 14.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 14.

Rechneraufbau & Rechnerstrukturen, Folie 4.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 4.

Rechneraufbau & Rechnerstrukturen, Folie 3.1 © 2006 W. Oberschelp, G. Vossen.

Rechneraufbau & Rechnerstrukturen, Folie 6.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 6.

Grundkurs Theoretische Informatik, Folie 2.1 © 2006 G. Vossen,K.-U. Witt Grundkurs Theoretische Informatik Kapitel 2 Gottfried Vossen Kurt-Ulrich Witt.

Grundkurs Theoretische Informatik, Folie 3.1 © 2004 G. Vossen,K.-U. Witt Grundkurs Theoretische Informatik Kapitel 3 Gottfried Vossen Kurt-Ulrich Witt.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 14.1.

Rechneraufbau & Rechnerstrukturen, Folie 1.1 © 2006 W. Oberschelp, G. Vossen.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 4.1.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 8.1.

Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen.

Rechneraufbau & Rechnerstrukturen, Folie 10.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 10.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 12.1.

Kapitel 19 Astronomie Autor: Bennett et al. Unsere Galaxis, die Milchstraße Kapitel 19 Unsere Galaxis, die Milchstraße © Pearson Studium 2010 Folie: 1.

Inhalte und Maßnahmen eingegeben haben,

Immerwährender Geburtstagskalender Comedison Inhalt Präsentation Folie erstellen/einrichten Meister aller Folien 16.

Ralf KüstersDagstuhl 2008/11/30 2 Ralf KüstersDagstuhl 2008/11/30 3.

Von Neumann-Rechner.

Rechneraufbau & Rechnerstrukturen, Folie 12.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 12.

Rechneraufbau & Rechnerstrukturen, Folie 13.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 13.

Rechneraufbau & Rechnerstrukturen, Folie 0.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Übersicht.

Grundkurs Theoretische Informatik

Bild 1.1 Copyright © Alfred Mertins | Signaltheorie, 2. Auflage Vieweg+Teubner PLUS Zusatzmaterialien Vieweg+Teubner Verlag | Wiesbaden.

Digital Design Schnuppervorlesung /

CPLD/FPGA-Programmierung mit E-blocks. Wozu die CPLD/FPGA-Programmierung untersuchen? Zusammenhang zur modernen Digitalen Elektronik Verschwinden der.

...ich seh´es kommen !.

Präsentation läuft auch vollautomatisch ab … wie du möchtest

Auslegung eines Vorschubantriebes

VHDL 4: Getaktete Logik (D-FF, Zähler, Automaten)

WEKA MEDIA GmbH & Co. KG Technische Hilfeleistung ENDE HILFE Folien p.de.

Managemententscheidungsunterstützungssysteme (Ausgewählte Methoden und Fallstudien) ( Die Thesen zur Vorlesung 3) Thema der Vorlesung Lösung der linearen.

1 (C)2006, Hermann Knoll, HTW Chur, FHO Quadratische Reste Definitionen: Quadratischer Rest Quadratwurzel Anwendungen.

Analyseprodukte numerischer Modelle

2014 Januar 2014 So Mo Di Mi Do Fr Sa So

Schutzvermerk nach DIN 34 beachten 20/05/14 Seite 1 Grundlagen XSoft Lösung :Logische Grundschaltung IEC-Grundlagen und logische Verknüpfungen.

Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.

Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.

Pflanzenlernkartei 3 Autor: Rudolf Arnold. Pflanze 1 Gattung Merkmale Schädigung Bekämpfung.

Pflanzenlernkartei 2 Autor: Rudolf Arnold. Pflanze 1 Gattung Merkmale Schädigung Bekämpfung.

Vortrag von Rechtsanwältin Verena Nedden, Fachanwältin für Steuerrecht zur Veranstaltung Wege zum bedingungslosen Grundeinkommen der Piratenpartei Rhein-Hessen.

Der Erotik Kalender 2005.

01-1-Anfang. 01a-1-Vortrag-Inhalt 14-4-Gründe-Masterplan.

Familie Beutner, Konrad-Voelckerstrasse, Edenkoben/Pfalz, Tel:

Rechnerstrukturen 3b. Endliche Automaten.

Rechneraufbau & Rechnerstrukturen, Folie 3.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 3.

Rechneraufbau & Rechnerstrukturen, Folie 15.1 © 2006 W. Oberschelp, G. Vossen.

Rechneraufbau & Rechnerstrukturen, Folie 5.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 5.

Rechneraufbau & Rechnerstrukturen, Folie 8.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 8.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 6.1.

Rechneraufbau & Rechnerstrukturen, Folie 11.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 11.

© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 10.1.

Rechneraufbau & Rechnerstrukturen, Folie 9.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 9.

Rechneraufbau & Rechnerstrukturen, Folie 9.1 © 2006 W. Oberschelp, G. Vossen.

Präsentation transkript:

Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen

Rechneraufbau & Rechnerstrukturen, Folie 7.2 © 2006 W. Oberschelp, G. Vossen Kapitel 7: Programmierbare Logik und VLSI

Rechneraufbau & Rechnerstrukturen, Folie 7.3 © 2006 W. Oberschelp, G. Vossen Übersicht Einführung Aufbau eines PLAs Programmierung von PLAs Anwendungen von PLAs: ROMs und Mikroprogrammierung Klassifikation von Logik-Designs Einführung in VHDL VLSI-Schaltungen: Technologie und deren Grenzen

Rechneraufbau & Rechnerstrukturen, Folie 7.4 © 2006 W. Oberschelp, G. Vossen 7.1 Prinzipaufbau eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.5 © 2006 W. Oberschelp, G. Vossen 7.2 Gitterpunkt eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.6 © 2006 W. Oberschelp, G. Vossen 7.3 Bausteintypen eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.7 © 2006 W. Oberschelp, G. Vossen 7.4 Realisierung der Bausteintypen eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.8 © 2006 W. Oberschelp, G. Vossen 7.5 PLA-Schema zu Beispiel 7.1.

Rechneraufbau & Rechnerstrukturen, Folie 7.9 © 2006 W. Oberschelp, G. Vossen 7.6 Interne Realisierung des PLA zu Beispiel 7.1.

Rechneraufbau & Rechnerstrukturen, Folie 7.10 © 2006 W. Oberschelp, G. Vossen 7.7 Logischer Aufbau eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.11 © 2006 W. Oberschelp, G. Vossen 7.8 PLA-Baustein mit Zuleitungen.

Rechneraufbau & Rechnerstrukturen, Folie 7.12 © 2006 W. Oberschelp, G. Vossen 7.9 Alternative Darstellung des PLAs zu Beispiel 7.1.

Rechneraufbau & Rechnerstrukturen, Folie 7.13 © 2006 W. Oberschelp, G. Vossen 7.10 PLA für eine Funktion F : B B. 53

Rechneraufbau & Rechnerstrukturen, Folie 7.14 © 2006 W. Oberschelp, G. Vossen 7.11 Beispiel eines Read-Only Memory (ROM).

Rechneraufbau & Rechnerstrukturen, Folie 7.15 © 2006 W. Oberschelp, G. Vossen 7.12 Auswahl einer Adresse (hier: 5) in einem ROM.

Rechneraufbau & Rechnerstrukturen, Folie 7.16 © 2006 W. Oberschelp, G. Vossen 7.13 Anwendung eines PLA als ROM.

Rechneraufbau & Rechnerstrukturen, Folie 7.17 © 2006 W. Oberschelp, G. Vossen 7.14 Realisierung eines Schaltwerks durch ein PLA.

Rechneraufbau & Rechnerstrukturen, Folie 7.18 © 2006 W. Oberschelp, G. Vossen 7.15 Prinzip eines sequentiellen Rechners.

Rechneraufbau & Rechnerstrukturen, Folie 7.19 © 2006 W. Oberschelp, G. Vossen 7.16 PLA zu Beispiel 7.3.

Rechneraufbau & Rechnerstrukturen, Folie 7.20 © 2006 W. Oberschelp, G. Vossen 7.17 Prinzip eines Addierers bei Verwendung eines PLAs.

Rechneraufbau & Rechnerstrukturen, Folie 7.21 © 2006 W. Oberschelp, G. Vossen Beispiel eines PAL

Rechneraufbau & Rechnerstrukturen, Folie 7.22 © 2006 W. Oberschelp, G. Vossen 7.18 Klassifikation programmierbarer Logikbausteine.

Rechneraufbau & Rechnerstrukturen, Folie 7.23 © 2006 W. Oberschelp, G. Vossen 7.19 Prinzipschaltbild eines CPLD.

Rechneraufbau & Rechnerstrukturen, Folie 7.24 © 2006 W. Oberschelp, G. Vossen 7.20 Struktur der Altera MAX 7032, 7064, 7096 CPLDs.

Rechneraufbau & Rechnerstrukturen, Folie 7.25 © 2006 W. Oberschelp, G. Vossen 7.21 Prinzipielle FPGA-Struktur.... Basiszellen I/O-Blöcke

Rechneraufbau & Rechnerstrukturen, Folie 7.26 © 2006 W. Oberschelp, G. Vossen 7.22 Prinzip der FPGA-Verbindungsstruktur....

Rechneraufbau & Rechnerstrukturen, Folie 7.27 © 2006 W. Oberschelp, G. Vossen Bit-Register reg4 in schematischer Darstellung für VHDL.

Rechneraufbau & Rechnerstrukturen, Folie 7.28 © 2006 W. Oberschelp, G. Vossen bit0 bit1 bit2 bit3 gate d q clk d_ff d q clk d_ff d q clk d_ff d q clk d_ff a y b and2 en clk d0 d1 d2 d3 q3 q2 q1 q Komposition des 4-Bit-Registers aus elementaren Bausteinen.

Rechneraufbau & Rechnerstrukturen, Folie 7.29 © 2006 W. Oberschelp, G. Vossen 7.25 Die Schnittstelle eines Chips: zur Unterscheidung von Ports, Pads und Pins.