Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock VLSI - Adder - Contest Ergebnisse Xilinx Tim Eickelberg Markus Hempel
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Ziele Analyse der Parameter: –Speed –Delay Leitung / Logik –Power Vergleich mit Theorie VHDL Implementierung verschiedener Addierer: –RCA, CSA, CLA, KoggeStone, BrentKung, Sklansky
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Simulationsergebnisse für FPGA TypSpeed /MHz t Logik /ns t Wire /ns (% of total) Power /mW RCA100,163,7566,228 (62,4)285 CSA ( ) 73,8014,958,66 (63,6)293 CSA ( ) 62,155,73810,352 (64,3)252 CLA (4-bit)95,023,7566,768 (64,3)279 BrentKung94,9493,4767,056 (67)281 KoggeStone106,383,7565,644 (60)308 Sklansky93,913,7566,892 (64,7)271
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Auswertung Erwartet: –Sklansky, CLA, Kogge-Stone merkbar schneller als RCA Ergebnis: –Logik ~ gleich schnell, nur Unterschiede bei Leitungen –Sklansky & CLA enttäuschen im Vergleich mit RCA –Unerwartet hohe Leistung bei RCA Erkenntnisse: –Performance im FPGA sinkt mit steigender Komplexität –Wenig Spielraum für Optimierung –Leistungsangaben nicht als repräsentativ zu werten –Unterschiedliche Ergebnisse mit unterschiedlichen Versionen von Xilinx ISE(!)
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Weiteres Vorgehen Simulation für Standardzellen-Layout Analyse des Einflusses von Struktur auf Geschwindigkeit und Leistung Vergleich mit Theorie