Institut für Angewandte Mikroelektronik und Datentechnik Results of phase 5: Investigations on a specific topic Special Features of the Virtex-6 FPGAs.

Präsentation zum Thema: "Institut für Angewandte Mikroelektronik und Datentechnik Results of phase 5: Investigations on a specific topic Special Features of the Virtex-6 FPGAs."—  Präsentation transkript:

1 Institut für Angewandte Mikroelektronik und Datentechnik Results of phase 5: Investigations on a specific topic Special Features of the Virtex-6 FPGAs by Christoph Niemann 08.01.2014 Selected Topics in VLSI Design 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik1 Institute MD, University of Rostock

2 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Content The Virtex-6 LX240Ts features The DSP48E1 Slice Filter implementation utilising the dedicated DSP-Slices References 21.07.2015 2© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

3 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Selected features of the Virtex-6 LX240T … 21.07.2015 3© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik Feature QuantityRemarks #CLB-Slices37,680Each slice contains 4 LUTs and 8 flip-flops #DSP48E1 Slices768 Block RAM14,976 kB Integrated PCIe interfaces2 Ethernet MAC-Blocks4 Using six input lookup tables Produced in 40 nm technology 256 bit AES encrypting to protect intellectual property

4 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik DSP48E1 Slices features A 25×18 bit two's complement multiplier A 48-bit accumulator A dedicated pre-adder The 48-bit accumulator can also be used as 2*24 or 4*12 bit SIMD arithmetic or logic unit (bypassing the multiplier) The functions can be changed in runtime due to several multiplexers Able to run at 600 MHz assuming that all pipeline-stages are enabled Two DSP-Slices form a DSP-Tile Due to special interconnection resources 50 bit multiplication per tile is supported 21.07.2015 4© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

5 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik The DSP48E1 Slice 21.07.2015 5© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

6 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Filter implementation utilising the DSP-Slices 21.07.2015 6© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik Using Standart LCBs Using DSP48E1 Slices connected via fabric connected via dedicated DSP- Tile resources Frequency53.4 MHz24.5 MHz37.5 MHz #LUTs532111 #Registers762696 Metric0.038 MHz 3 21.129 MHz 3 67.015 MHz 3 Power consumption (27 MHz) 3.523 W3.435 W3.430 W

7 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik References Information References http://www.xilinx.com/support/documentation/user_guides/ug369.pdf http://www.xilinx.com/products/silicon-devices/fpga/virtex-6/lxt.html http://www.xilinx.com/support/documentation/data_sheets/ds150.pdf Figure References http://christoph-nolte.de/wp-content/uploads/2011/04/Nolte-Digitale- Signalverarbeitung-mit-FPGAs.pdf http://www.ieee.li/pdf/viewgraphs/mapping_dsp_algorithms_into_fpgas. pdf http://www.xilinx.com/support/documentation/user_guides/ug369.pdf 21.07.2015 7© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

8 Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Thank you for your attention! 21.07.2015 8© 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik