SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen Übung 9.

Slides:



Advertisements
Ähnliche Präsentationen
Algorithmen für das Erfüllbarkeitsproblem SAT
Advertisements

Grundlagen des A*-Algorithmus und Anwendung in der Routenplanung
Fakultät für Elektrotechnik und Informationstechnik Fachbereich Elektronische Schaltungen und Systeme Technische Universität Ilmenau Jet-Extraktion für.
Konsequenzen für den Mathematikunterricht
Seminar Textmining WS 06/07 Themen Übung 8 Stemming Crawling.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Holger Harms, Harald Widiger,
Prinzipal-Agenten Beziehungen
SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.
Datentechnik12. Übung THS, 15.November 2006 Testen hochintegrierter Schaltungen Übung 2: SCOAP-Algorithmus Ralph Weper.
Test hochintegrierter Schaltungen
Test hochintegrierter Schaltungen
Datentechnik13. Übung THS, 22.November 2006 Testen hochintegrierter Schaltungen Übung 3: SCOAP-Algorithmus (sequentiell) Ralph Weper.
Bericht über Arbeiten zu Asynchronen Wave Pipelines Stephan Hermanns Sorin Alexander Huss.
Algorithmen und Komplexität
Christian Schindelhauer
1 Computergestützte Verifikation SAT-basiertes Model Checking Ansatz: Übersetze das Model Checking Problem in ein aussagenlogisches Erfüllbarkeitsproblem.
1 Computergestützte Verifikation SAT-basiertes Model Checking Ansatz: Übersetze das Model Checking Problem in ein aussagenlogisches Erfüllbarkeitsproblem.
Management großer Softwareprojekte Prof. Dr. Holger Schlingloff Humboldt-Universität zu Berlin, Institut für Informatik Fraunhofer Institut für Rechnerarchitektur.
Diese Fragen sollten Sie beantworten können
WS Algorithmentheorie 13 - Kürzeste (billigste) Wege Prof. Dr. Th. Ottmann.
Fuzzy-Logik und unscharfe Mengen
Analoge vs. Digitale Informationen
Rechneraufbau & Rechnerstrukturen, Folie 3.1 © 2006 W. Oberschelp, G. Vossen.
Rechneraufbau & Rechnerstrukturen, Folie 6.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 6.
Rechneraufbau & Rechnerstrukturen, Folie 1.1 © 2006 W. Oberschelp, G. Vossen.
Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen.
Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Programmierung eingebetteter.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Wismar Business School
Bericht über Arbeiten zu Asynchronen Wave Pipelines Stephan Hermanns Sorin Alexander Huss.
Neuronale Netze 2 (Mitchell Kap. 4)
(Un-)sicherheiten in der Ökosystemmodellierung
Digital Design Schnuppervorlesung /
Effiziente Algorithmen Hartmut Klauck Universität Frankfurt SS
Black Box Algorithmen Hartmut Klauck Universität Frankfurt SS
Hartmut Klauck Universität Frankfurt SS
Algorithmus von Dijkstra. 0 Algorithmus von Dijkstra s Priority Queue PQ: Knoten, Priorität Weglänge Kandidatenmenge.
Institut für Wirtschaftsinformatik – Software Engineering, JKU Linz 1 Algorithmen und Datenstrukturen 1 SS 2007 Dr. W. Narzt u. Dr. A. Stritzinger Institut.
… oder wie finde ich den Weg
Schülerstudienwoche vom bis
WS 2013/14 Datenbanksysteme D0 15:15 – 16:45 R Vorlesung #5 SQL (Teil 2)
Chair of Software Engineering Einführung in die Programmierung Prof. Dr. Bertrand Meyer Vorlesung 5: Invarianten und Logik.
Algorithmen und Datenstrukturen Übungsmodul 1
Advanced Digital Design Übung 3. Aufgabe 1: Algorithmus für Phasen Inverter Plazierung Systematic approach: 1. Identify combinational logic and registers/memories.
│ Eugen-Reintjes-Schule.
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Markus Jochim Universität Essen
Baikal/Amanda/IceCube: Netzwerk-Aspekte in VIHKOS C.Spiering, VIHKOS Treffen, Mainz,
Algorithmen für das Erfüllbarkeitsproblem SAT
Schaltungen, Schaltwerke und Automaten
1 Computergestützte Verifikation Binary Decision Diagrams (BDD) Inhalt: Die Datenstruktur BDD Operationen auf BDD CTL Model.
Das IT - Informationssystem
Institut für Angewandte Mikroelektronik und Datentechnik Selected Topics in VLSI Design (Module 24513) Vincent Wiese Adder Structures on FPGA and ASIC.
Einführung / Formalitäten
Korrektheit von Programmen – Testen
SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.
Sozialpsychologie - Vertiefung im SS 2011 Willkommen zur Theoretischen und Empirischen Vertiefung im Fach Sozialpsychologie! Meine Kontaktdaten: Dr. Nicole.
1 Computergestützte Verifikation Übung 1 Konstruiere den Regionengraph für folgendes System (Anfang: k = 0) ! Identifiziere in diesem Graph.
Testtheorie (Vorlesung 11: ) Wiederholung: Reliabilität
Testen hochintegrierter Schaltungen
Test 1 Test 2 Test 3. Test 4 Test 5 Test 6 Test 7 Test 8 Test 9.
X. Übungsblatt – Aufgabe X In Aufgabe 1a) wurde ein sog. 2:1-Multiplexer entworfen, den man vereinfacht mit nebenstehenden Blockschaltbild darstellen kann.
X. Übungsblatt – Aufgabe X a)Entwerfen Sie eine digitale Schaltung, die bei einer logischen 0 des Steuereinganges S den logischen Wert des Eingangs x 0.
Prozessoren Ein Referat von Maximilian Reisner. Inhalt  Erklärung  Grundbestandteile  Prinzipielle Arbeitsweise eines Prozessors  Werkstoffe  Umweltfreundliche.
Test.
Methodenlehre der Rechtswissenschaft
 Präsentation transkript:

SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen Übung 9

Test hochintegrierter Schaltungen 2 Institut für Elektrotechnik und Informationstechnik Aufgabe 17 (nicht testbare Fehler)

Test hochintegrierter Schaltungen 3 Institut für Elektrotechnik und Informationstechnik Aufgabe 17 (nicht testbare Fehler) Redundante Fehler (siehe Aufgabe 4): d/0,d/1,i/0,i/1,l/0,l/1, n/0,p/0,r/0

Test hochintegrierter Schaltungen 4 Institut für Elektrotechnik und Informationstechnik Aufgabe 17 (nicht testbare Fehler)  Boolesche Differenz: aktivierbar observierbar simultan aktivierbar und observierbar

Test hochintegrierter Schaltungen 5 Institut für Elektrotechnik und Informationstechnik Aufgabe 17 (nicht testbare Fehler) Nicht observierbare Fehler: r/0 Ableitung ist 0

Test hochintegrierter Schaltungen 6 Institut für Elektrotechnik und Informationstechnik Aufgabe 17 (nicht testbare Fehler) Nicht aktivierbar Fehler: r/0 r=0 Simultan nicht aktivierbar und observierbar: n/0,p/0 Nur die Konjunktion ist 0

Test hochintegrierter Schaltungen 7 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik)

Test hochintegrierter Schaltungen 8 Institut für Elektrotechnik und Informationstechnik Single Path Propagation D D D 0 X 0 0  Single Path Propagation mit 5- wertiger Logik: 2=D rechtfertigen: b=c=0 Pfad 2-6-8: d=4=5=7=0 d=4=5=7=0 rechtfertigen Widerspruch über a Pfad:2-5-8 analog X X

Test hochintegrierter Schaltungen 9 Institut für Elektrotechnik und Informationstechnik Multiple Path Propagation D D D D  Multiple Path Propagation mit 5-wertiger Logik: 2=D rechtfertigen: b=c=0 Propagation über 5 und 6 d=4=7=0 rechtfertigen Justifizieren mit a=0  Test gefunden

Test hochintegrierter Schaltungen 10 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik)  Algorithmus: Fehler in jedem Takt injizieren und in Takt 0 aktivieren Fehler zu einem Ausgang propagieren (ev. über mehrere Takte hinweg) und justifizieren (ev. über mehrere Takte hinweg) PPI im frühesten Takt kann nicht kontrolliert werden t=0 t=1 t=-1 t=2

Test hochintegrierter Schaltungen 11 Institut für Elektrotechnik und Informationstechnik 0|1 X|1 0|1 X|1 0|X X|1 X|X 0|X 0|0 X|X Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik)  9-wertige Logik (0|X,1|X,X|0,X|1): Im Bsp.: Fehlerinjektion, Aktivierung und Implikation ergibt Testsequenz (a[0]=0, a[1]=X) t=0 t=1 t=-1 t=2

Test hochintegrierter Schaltungen 12 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik)  9-wertige Logik (0|X,1|X,X|0,X|1): Im Bsp.: Fehlerinjektion, Aktivierung und Implikation ergibt Testsequenz (a[0]=0, a[1]=X)  5-wertige Logik: Injektion und Aktivierung 0|1 X X X X X X X X X X X X X 0 X X

Test hochintegrierter Schaltungen 13 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik)  9-wertige Logik (0|X,1|X,X|0,X|1): Im Bsp.: Fehlerinjektion, Aktivierung und Implikation ergibt Testsequenz (a[0]=0, a[1]=X)  5-wertige Logik: Injektion und Aktivierung Propagation zu b[1] 0|1 X 0 X X X X 0 Kann nicht justifiziert werden

Test hochintegrierter Schaltungen 14 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik) 0|1 1 X 1 1 X X X X X 1 Kann nicht justifiziert werden  9-wertige Logik (0|X,1|X,X|0,X|1): Im Bsp.: Fehlerinjektion, Aktivierung und Implikation ergibt Testsequenz (a[0]=0, a[1]=X)  5-wertige Logik: Injektion und Aktivierung Propagation zu b[1]

Test hochintegrierter Schaltungen 15 Institut für Elektrotechnik und Informationstechnik Aufgabe 18 (Test sequentieller Schaltungen 5-wertige vs. 9-wertige Logik) 0|1 X X X X X 0 X 0 Kann nicht justifiziert werden  9-wertige Logik (0|X,1|X,X|0,X|1): Im Bsp.: Fehlerinjektion, Aktivierung und Implikation ergibt Testsequenz (a[0]=0, a[1]=X)  5-wertige Logik: Injektion und Aktivierung Propagation zu b[1]