Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/041 CPU, Programmausführung Speicher IO Bussysteme Die.

Ähnliche Präsentationen


Präsentation zum Thema: "Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/041 CPU, Programmausführung Speicher IO Bussysteme Die."—  Präsentation transkript:

1 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/041 CPU, Programmausführung Speicher IO Bussysteme Die Register sind sichtbar für den Programmierer!

2 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/042 CPU, Programmausführung Ausführungseinheit: Gesteuert durch die in der Befehlseinheit stehenden Maschineninstruktion werden Daten verarbeitet. Die Daten sind entweder in den Registern vorhanden oder werden aus dem Speicher bzw. der IO geholt. Daneben gibt es Transportinstruktionen, die Daten aus dem Speicher in Register holen oder aus Registern abspeichern (bzw. IO).

3 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/043 CPU, Programmausführung Die Adressiereinheit sorgt dafür, dass die richtigen Adressen an die Speichersteu- erung gegeben werden. Die Busschnittstelle sorgt für die Kommuni- kation mit der Außenwelt der CPU. Sie enthält die Prefetch-Queue. Dort werden Instruktionen auf Vorrat gelesen, während parallel die Verarbeitung von CPU-Daten läuft.

4 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/044 CPU Befehlszyklus der CPU: while (TRUE) { Hole nächste Instruktion (Adresse im IP); Führe Instruktion aus; if (Interrupt) Führe Interruptmechanismus aus; }

5 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/045 Register mov-Instruktion: kopieren zwischen Registern, vom Register zum Speicher, vom Speicher zum Register mov ist die am häufigsten vorkommende Instruktion im Programmtext

6 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/046 Vom Programm zur Machineninstruktion Ein kleines Beispielprogramm in C++ int a, b, c; int main (void) { a=2; b=8; c=a+b; if (c>=0) c=-3*c; else c=2*c; return 0; }

7 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/047 Vom Programm zur Machineninstruktion a, b und c sind Datenfelder für ganze Zahlen. Die Instruktionen beziehen sich über Adressen auf diese Felder. add: ein Operand muss in einem Register stehen. Ergebnis im Register. Einfache Transport- instruktionen Bedeutung: mov nach, von

8 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/048 Vom Programm zur Machineninstruktion if (c>=0) c=-3*c; else c=2*c;

9 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/049 IO-Instruktionen Neben der mov-Instruktion, die für den Datenaustausch zw. Registern und Speicher zuständig ist, gibt es die Instruktionen in reg,ioport und out ioport,reg, die Daten zwischen den Registern und den Steuereinheiten von IO-Geräten bewegen (z.B. Tastatur, Bildschirm, Festplatte).

10 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0410 Die Register und ihre Verwendung Register müssen bei der Assemblerprogrammierung berücksichtigt werden.

11 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0411 Fortsetzung der Registeraufzählung

12 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0412 Einschub: Hexadezimal Mit den Dualzahlen kann man wegen der vielen Stellen schlecht umgehen. Daher werden Dualzahlen meist als Hexadezimal-zahlen dargestellt, das sind Zahlen zur Basis 16. Die Ziffern dieser Zahlen sind 0,1,2,3,4,5,6,7,8,9,A,B,C,D. Die Hexadezimalzahl 3C5A ist 3* * * *16 0 =15450

13 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0413 Einschub: Hexadezimal Dual Hexadezimal Man bildet bei dual von rechts 4er Päckchen. Der Dualwert wird als Hexaziffer dargestellt dual 6 F A 3 hexa

14 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0414 Maschinensprache, gesehen im Debug-Modus Microsoft Visual Studio C++ mov a,2 mov b,8 mov eax,a add eax,b mov c,eax

15 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0415..noch Maschinensprache

16 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0416 Daten a b c mov eax,a add eax,b mov c,eax c = a+b;

17 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0417 Zahlenspielereien Zur Erinnerung: Zahl der Werte N<= 2 n n = Zahl der Bitstellen

18 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0418 Codierung der Daten Ganze Zahlen ohne Vorzeichen am Beispiel 8 Bit Dualdarstellung mit den Wertigkeiten Beispiel: *128+1*64+1*32+0*16+1*8+1*4+0*2+0*1 = 108

19 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0419 Ganze Zahlen Zahlenstrahl Was passiert, wenn auf die größte Zahl eine 1 addiert wird? Die neue Zahl ist mit 8 bit nicht mehr darstellbar: In der Rechnertechnologie gibt es diese neunte Stelle nicht, das Ergebnis ist , d.h. die kleinste Zahl. Daher gibt es keinen Zahlenstrahl, sondern eine ringförmige Anordnung. Übrigens wird die abgeschnittene 1 als Überlauf zur weiteren Verwendung anderswo abgespeichert. (Carry-Bit oder -Flag)

20 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0420 Codierung der Daten A B Wird der Punkt A durchlaufen, wird Carry gesetzt, das Ergebnis ist mathematisch falsch.

21 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0421 Umwandlung Dezimal-Dual

22 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0422 Codierung der Daten Wird der Punkt B durch- laufen, wird die Vorzei- chenstelle überschrieben: Overflow wird gesetzt, das Ergebnis ist mathe- matisch falsch. Bei diesen (negativen) Werten ist das Bit ganz links gleich 1.

23 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0423 Codierung der Zeichen Was sind Zeichen? Buchstaben Ziffern Sonderzeichen

24 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0424 Codierung der Zeichen

25 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0425 Gleitkommazahlen (reelle Zahlen) Die Gleitkommaarithmetik wird in einem extra Prozessor (Bezeichnung Coprozessor) ausgeführt, der früher separat war, heute jedoch im Prozessor integriert ist. Trifft die CPU auf eine Gleitkomminstrution, so aktiviert sie den Coprozessor. Dieser führt die Instruktion parallel aus.

26 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0426 Gleitkommazahlen (reelle Zahlen)

27 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0427 Gleitkommazahlen (reelle Zahlen)

28 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0428 Gleitkommazahlen (reelle Zahlen) Normalisierte Darstellung üblich. Typ double z.B. +/ * Vorzeichen 52 Bit Mantisse11 Bit Exponent

29 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0429 Gleitkommazahlen (reelle Zahlen)

30 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0430 Gleitkommazahlen (reelle Zahlen) 0xZahl : Hexazahl!

31 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0431 CPU Technik Eine CPU arbeitet getaktet. CPU Taktgeber, Quarz

32 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0432 CPU Technik Taktfrequenz im ersten PC CPU 8088: 4,5 MHz heutige Taktfrequenzen Pentium III zwischen 500 und 1400 MHz Pentium 4 zwischen 1,5 GHz und 3,2 GHz Celeron zwischen 1,2 GHz und 2,7 GHz Athlon zwischen 1,4 GHz und 3,2 GHz

33 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0433 CPU Technik Klassen von CPUs CISC Complex Instruction Set Computer --Die CPU hat viele und komplexe Instruktionen. (Intel, AMD) RISC Reduced Instruction Set Computer -- Die CPU hat wenige einfache Instruktionen. (Apple, IBM: PowerPC; SUN) Unterschied: Die Machinenprogramme bei RISC sind länger, da komplexe Instruktionen durch die einfachen Instruktionen nachgebildet werden müssen. Vorteil von RISC: Ausführung der Instruktionen einfacher und schneller.

34 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0434 Speicher CPU Technik CPU BUS-Systeme IO L1L2

35 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0435 CPU Technik BUS: Verbindung zwischen Bausteinen Der Front Side Bus ist die Ver- bindung der CPU zu den BUS- Systemen, seine Geschwindig-keit ist eine Kenngröße der CPU, gemessen in MHz (max. Taktfrequenz des Bus). Die MHz-Angabe muss aber nicht die tatsächliche Daten- rate festlegen.

36 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0436 Celeron 1700 Taktfrequenz (MHz): 1700 Bauart: Sockel 478 CPU-Kern: WILLAMETTE FSB in (MHz): 400 Level 1 Cache: 8kB Level 2 Cache: 128kB Befehlssätze: MMX, SSE2, Advanced Transfer Cache (ATC), Hyper Pipelined, NetBurst, Rapid Execution Engine Core Spannung: 1.75V Preis ca. 70 Versorgungsspannung Realisierungsversion

37 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0437 Pentium Taktfrequenz (MHz): 3000 Bauart: Sockel 478 CPU-Kern: NORTHWOOD FSB in (MHz): 800 Level 1 Cache: 8kB Level 2 Cache: 512kB Befehlssätze: MMX, SSE2, Advanced Transfer Cache (ATC), Hyper Pipelined, NetBurst, Rapid Execution Engine Hyperthreading Core Spannung: 1.5V Preis ca. 430

38 Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/0438 Athlon XP Taktfrequenz (MHz): 2200 Bauart: Sockel A CPU-Kern: BARTON FSB in (MHz): 400 Level 1 Cache: 128kB Level 2 Cache: 512kB Befehlssätze: MMX, ISSE, 3D Now! Professional Core Spannung: 1.65V Preis ca. 360


Herunterladen ppt "Fachhochschule Dortmund University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS03/041 CPU, Programmausführung Speicher IO Bussysteme Die."

Ähnliche Präsentationen


Google-Anzeigen