Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/041 PC mit offener Seitenwand Netzteil.

Ähnliche Präsentationen


Präsentation zum Thema: "Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/041 PC mit offener Seitenwand Netzteil."—  Präsentation transkript:

1 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/041 PC mit offener Seitenwand Netzteil IO-Geräte: Laufwerke mit externem Speicher Mainboard IO-Erweiterungen CPU

2 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/042 Mainboard Das Mainboard besteht aus einem Plastikbrett, vielen Chips und Sockeln darauf, die mit Leiterbahnen auf diesem Brett verdrahtet sind. Damit die Leiterbahnen überschneidungsfrei verlaufen können, sind sie in 4-6 Schichten angelegt. Das Mainboard enthält die CPU, Speicherchips, IO-Steuerungen und eine Reihe direkter Geräteschnittstellen (Tastatur, Maus, Drucker..).

3 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/043 Mainboard Die Bausteine kommunizieren über Bussysteme miteinander. Die Steuerung dieser Bussysteme und Verbind- ungen wird vom Chipset (Satz von Chips) über- nommen. Dieser Chipset wird immer mehr in wenige Chips integriert, sie besitzen mittlerweile eine riesige Funktionalität.

4 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/044 Mainboard - Aufbau Chipset

5 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/045 Mainboard - Chipset 533 MHz Systembus Speicherbus 3,2 GB/sec, dual Channel AGP-Bus 1,0 GB/sec ATA-Schnittstelle PCI-Erweiterungsbus 133 MB/sec 400MHz, Bitbreite 2*16-->4Byte/Halbtakt -->3,2GB/sec

6 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/046 Mainboard - Chipset In der neueren Entwicklung gibt es neben dem Brückensystem mit North- und Southbridge ein Hub-System (Hub = Verkehrsdrehkreuz). Sternförmige Anordnung, in der Mitte der Hub. Die Northbridge wird zum Memory Controller Hub(MCH), die Southbridge zum IO Controller Hub(ICH).

7 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/047 Kommunikation über einen Bus Bus BusmasterClient Busverteiler Busmaster Ein Baustein gibt die Kommandos, alle anderen hören mit und reagieren, wenn angesprochen Nur ein Busmaster kann die Kontrolle erhalten und Kommandos geben. Er beantragt die Kontrolle beim Busverteiler und erhält sie von diesem. Der kontrollierende Busmaster legt ein Kommando und eine Adresse auf den Bus (Steuer- und Adressleitungen), ein angeschlossener Baustein fühlt sich angesprochen und reagiert auf das Kommando. Kommandos, Adressen, Daten Fühlt sich adressiert.

8 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/048 Kommunikation über einen Bus Der Baustein tauscht - getaktet mit dem Bustakt - mit dem Busmaster Daten aus. Übertragungskapazität Angabe der maximalen Datenübertragungsrate K max in Mbyte/sec T Takt in MHz N Zahl der Takte, die zum Übertragen eines Wertes benötigt werden. M Zahl der Bytes, die parallel übertragen werden (Datenbreite/8). K max = M * (T / N)

9 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/049 Speichertechnologien Halbleiterspeicher

10 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0410 Festwertespeicher (...ROM) ROM: Read Only Memory Speicher mit festverdrahtetem Inhalt PROM: Programmierbares Read Only Memory wie ROM, jedoch wird erst im letzten Schritt der Fertigung der Inhalt eingebrannt. EPROM: Erasable PROM Das Einbrennen kann rückgängig gemacht werden und neu Eingebrannt werden, aufwendige Technologie

11 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0411 Festwertespeicher (...ROM) EEPROM: Electrical EPROM, Löschen einfacher Flash ROM: ähnlich EEPROM, Löschen und Be- schreiben noch einfacher, Datensticks, dig. Foto- graphie u.a.

12 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0412 Flüchtige Speicher: Technologie Static Random Access Memory (SRAM) Statischer Speicher mit direktem Zugriff, d.h. die Speicherzellen sind direkt adressierbar. 0 V BL W Es ist das bekannte Flip- Flop. Über BL wird gelesen und geschrieben. W ist der Schreib-/Lese- impuls. Er schaltet das FF auf die Leitung BL durch. 3-5 V

13 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0413 Flüchtige Speicher: Technologie Dynamic Random Access Memory (DRAM) Statischer Speicher mit direktem Zugriff, d.h. die Speicherzellen sind direkt adressierbar. 0 V Konden -sator W BL 0V oder 3-5V Aufladung Der Schreib-/Leseimpuls W schaltet den Kondensator auf die Leitung BL. Lesen: der gespeicherte Wert (Aufladung) wird auf BL geschaltet. Schreiben: der Kondensator wird auf den Wert von BL aufgeladen. Da der Kondensator sich entlädt, muss in regelmäßigen Abständen ein Refresh erfolgen. (Lesen und Zurückschreiben)

14 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0414 Flüchtige Speicher: DRAM- Bausteine DDR: Abkürzung für DDR-SDRAM Ein SDRAM mit einer Double Data Rate, pro Takt werden 2 Werte übertragen. QUAD PUMPED- Technologie: 2 Kanäle à 16 bit werden im DDR Modus betrieben. Mit einem Takt werden vier 16-bit-Werte übertragen. Taktraten: 266 MHz, 333 MHz, 400 MHz 400MHz, Bitbreite 2*16-->4Byte/Halbtakt--> 8Byte*400MHz -->3,2GB/sec

15 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0415 Flüchtige Speicher: DRAM- Bausteine Beispiel: 512 MB DDR-(SD)RAM PC Kapazität: 512 MB Double Data Rate Synchronous Dynamic Random Access Memory Takt: 333 MHz (max. z.Zt. 400 MHz) Das PC333-Modul hat 2 Takte CAS-Latency und je 3 Takte RAS Precharge und RAS-to-CAS Delay. Manchmal auch nur als CL2 (CAS-Latency 2) bezeichnet. RAS- und CAS-Lat. sind Verzögerungszeiten beim Lesen/Schreiben.

16 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0416 Flüchtige Speicher: RDRAM RDRAM Der Rambus-Speicher funktioniert nach einem anderen Prinzip als der SDRAM-Speicher. Das Kernstück des Rambus-Speichers ist ein Direct Rambus Channel, ein 16 Bit breiter Bus, der mit bis zu 400MHz betrieben wird. Da hier auch beide Flanken des Taktsignals verwendet werden ergibt sich eine max. theoretische Datenübertragung von 1,6GB/s. Die 'Dual Channel'- RDRAMs, erreichen 3,2GB/s, da zwei Speicher-Channels vorhanden sind. Der RAMBUS-Speicher konnte sich wegen des Preises nicht bis heute durchsetzen.

17 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0417 Speicher: MRAM MRAM Magnetic RAM, Speicher auf magnetischer Basis Magnetisierbare Schichten Stromdurchfluss abhängig von der Magnetisierungsrichtung der oberen Schicht. Umprogrammierung durch Anlegen einer höheren Spannung U. U Strom Noch nicht endgültig Serien reif.

18 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0418 Speicher im PC: Speicherhierarchie Aus SRAM DRAM

19 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0419 Speicher im PC: Registerspeicher Die Bedeutung der Register wurde bereits behandelt. Speicher mit dem schnellsten Zugriff. Zusätzlich zu den allgemeinen Registern (Zwischenspeichern von Daten) gibt es eine Menge von Spezialregistern. Zugriffszeit ist sehr schnell: 1 Takt der CPU.

20 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0420 Speicher im PC: Pufferspeicher

21 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0421 Noch Pufferspeicher

22 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0422 Noch Pufferspeicher

23 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0423 Speicher im PC: Arbeitsspeicher Realisiert als DRAM (Dynamic Random Access Memory). Die Speicherzellen haben die Länge 8 bit = 1 byte. Sie sind ab 0 durchlaufend adressiert. Die CPU hat unmittelbaren Zugang zu diesem Speicher. Zweck: Der Arbeitsspeicher enthält alle Programmtexte und Daten, auf die von der CPU direkt zugegriffen wird. Größenordnung: bis zu 1 Gigabyte (GB), in PCs meist 256 Megabyte (MB) oder 512 Megabyte (MB).

24 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0424 Speicher im PC: Speichergrößen Die Speichergröße wird angegeben in Vielfachen von 2 10 = Grund: Die Adressen im Computer sind Dualzahlen. Runde Zahlen (Zahlen mit vielen 0en rechts) sind im Dualsystem Vielfache von = Kilo; = Mega; = Giga; = Tera

25 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0425 Anerkannte Einheiten: ByteKBMBGB 1 Byte 1 1 Kilobyte Megabyte Gigabyte Terabyte 1 Billion Petabyte1 Billiarde1 Billion Speicher im PC: Speichergrößen

26 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0426 Speicher im PC: Externe Speicher Externe Speicher halten die Daten und Programme persistent (=dauerhaft) -im Gegensatz zu den internen Speichern, die, abgesehen von wenigen Ausnahmen, nicht persistent abspeichern. Technologie: Festplatten, Disketten, Bandlaufwerke: magnetische Schichten CD, DVD: optisch Kennzeichnung: hohe Speicherkapazität, Kosten/Byte niedrig.

27 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0427 Datenkonsistenz (-stimmigkeit) Arbeitet man mit einer Speicherhierachie, so muss man darauf achten, dass die Daten stimmig bleiben. Beispiel: Die Hausnummer einer Adresse in einer Adressdatei soll von einem Programm geändert werden. Die Hausnummer wird aus der Datei in den Arbeitsspeicher gelesen, dann per Instruktion über L2 und L1 in einem Register gespeichert und dort geändert und in den Arbeitsspeicher zurückgeschrieben. Tatsächlich landet der neue Wert erst einmal im L1 und/oder L2. Es gibt für die Cache-Speicher zwei Strategien: write thru(direktes Schreiben in den Hauptspeicher) und write back(späteres Schreiben in den Hauptspeicher).

28 Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/0428 Datenkonsistenz (-stimmigkeit) Man hat in den verschiedenen Speichern ein Orginal und mehrere oft nicht aktuelle Kopien. Es muss dafür gesorgt werden, dass am Ende das Orginal persistent in der Datei steht. Write back kann die Datenkonsistenz gefährden, z.B. bei einem Programm- oder Rechnerabsturz. Wer ist verantwortlich? Datei Arbeitsspeicher Register muss vom Programmierer veranlasst werden, L1,L2 sind für den Programmierer unsichtbar.


Herunterladen ppt "Fachhochschule Dortmund University of Applied Sciences Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/041 PC mit offener Seitenwand Netzteil."

Ähnliche Präsentationen


Google-Anzeigen