Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

FPGA Praktikum WS2000/2001 4.Woche: Die Experimentierplatine Aufgaben.

Ähnliche Präsentationen


Präsentation zum Thema: "FPGA Praktikum WS2000/2001 4.Woche: Die Experimentierplatine Aufgaben."—  Präsentation transkript:

1 FPGA Praktikum WS2000/ Woche: Die Experimentierplatine Aufgaben

2 Die Experimentierplatine

3

4 Aufgaben zBitte mailt uns, wie lange Ihr für die einzelnen Aufgaben gebraucht habt. zSchreibt dazu, ob Ihr alleine gearbeitet habt, oder in einer Gruppe zSchreibt wichtige Ereignisse dazu. (Z.B. Rechner ständig abgestürzt, mußte von Vorne anfangen weil ich über das Kabel gestolpert bin) zDer Grund dafür ist, daß wir das Praktikum erst zum zweiten mal machen, und den Schwierigkeitsgrad der Aufgaben noch kalibrieren müssen.

5 Aufgabe 4.1: Erster Test zWer zuhause Arbeiten will: yInstalliert die XSTOOLS auf eurem Rechner yStellt den Parallelport im BIOS auf ECP (Falls es ECP bei eurem Rechner nicht gibt, sollte auch EPP oder zur Not SPP funktionieren) z Alle XSTOOLS Programme gibt es auch als Kommandozeilenversion auf den Rechnern. y(Sucht nach xsload.exe oder fragt Till)

6 4.1: Erster Test (Fortsetzung) zSchließt die Platine an den Parallelport und die Stromversorgung an. zAchtet darauf, daß die Stromversorgung auf 9V Gleichspannung eingestellt ist. Der Pluspol muß in der Mitte sein. zStartet das GXSTEST Programm. zWählt XS40-010XL zStartet den Test. yDie LEDS blinken. yDie Software meldet Erfolg. 15min

7 4.2: Zweiter Test zSpeichert den blink.bit Bitstream auf X:blink.bit zStartet GXSLOAD zZieht den Bitstream per Drag&Drop in das Fenster. yAus dem Windwos Explorer oder direkt aus dem Webbrowser zDie LEDs sollten etwa im Sekundentakt blinken. 15min

8 4.2: Zweiter Test (optional) zFalls die LEDs nicht im Sekundentakt geblinkt haben, ist der Takt der Platine falsch eingestellt. zVerwendet in diesem Fall GXSSETCLK um den Takt auf 12,5 MHz zu stellen und testet das Blinken erneut. zHaltet euch genau an die Anweisungen die euch das Programm gibt! 15min

9 4.3: Selbstgemachter Bitstream zblink.vhd enthält den Quelltext für das Blinken.blink.vhd zblink.ucf enthält die Zuordnung von Interfacesignalen zu IO-Pins des FPGAsblink.ucf zStartet ein neues HDL Projekt, kopiert blink.vhd und blink.ucf hinein. zSynthetisiert blink.vhd für XC4010XLPC84 -3 zStellt im Implementation Dialog unter Physical Implementation Settings->Contro Files->Set Use Constraints file from: Custom blink.ucf ein (nächste Folie, besser: Datei umbenennen) zImplementiert für XC4010XL zLadet den Bitstream in den FPGA und testet das Blinken. 30 min

10 Diese Einstellung ist automatisch richtig, wenn das Projekt „blink“ heißt. Ihr könnt umgekehrt das UCF File auch wie euer Projekt nennen.

11 4.4: Reset Signal zreset.bit enthält einen weiteren Bitsream.reset.bit zBei diesem Bitstream enthält einen endlichen Automaten, der die LEDs zwischen „0“ und „1“ wechseln läßt, allerdings erst, nachdem man das Reset Signal von 1 auf 0 gesetzt hat. zDas Reset Signal ist an Pin D0 des Parallelports angeschlossen. zMit dem GXSPORT Programm kann man das Signal steuern. zTestet das Blinken 15 min

12 4.5: Zähler zreset.vhd enthält den Quelltext für reset.bit.reset.vhd zreset.ucf enthält die Pinzuordnungen.reset.ucf zSynthetisiert, implementiert und testet die Schaltung zErweitert die Schaltung so, daß sie von 0 bis 9 zählt. zTestet die neue Schaltung. Findet Fehler gegebenenfalls mit Hilfe des Simulators. zSchickt den Quelltext und den Bitstream an Till. 60 min

13 Anschlußbelegung der LEDs

14 4.6: Tastatureingabe 90 min zIn dieser Aufgabe sollt Ihr eine Tastatureingabe Implementieren. zNach Drücken der Tasten 0 bis 9 auf der Tastatur soll die entsprechende Zahl auf der 7-Segment Anzeige dargestellt werden. zEine Beschreibung des PS2 Protokolls ist hierhier zEine Liste der Tastencodes ist hierhier yIhr braucht die Make Codes ySucht euch aus, ob ihr die Tasten des Nummernblocks (KP) oder der Haupttastatur nehmt

15 4.6: Tastatureingabe zDie Tastatur sendet zwei Signale: KB_CLK und KB_DATA zKB_DATA soll bei der fallenden Flanke von KB_CLK in ein 11-Bit Schieberegister geladen werden ySchieberegister steht im Language Assistant als „serial to parallel shift register“ yDas erste Bit (Bit 0) ist immer 0 yDas zehnte Bit (Bit 9) ist ein Paritätsbit zur Fehlererkennung. Es sorgt dafür, daß die Anzahl der Bits immer ungerade ist. yDas elfte Bit (Bit 10) ist immer 1 yBits 1 bis 8 enthalten den Scancode xBit 1 ist das LSB (Bit der Wertigkeit 1) xBit 8 ist das MSB (Bit der Wertigkeit 128)

16 4.6: Tastatureingabe zKB_CLK und KB_DATA müssen in das UCF-File eingetragen werden. zKB_CLK ist Pin 68 zKB_DATA ist Pin 69 zIhr benötigt das CLK Signal nicht mehr. Es muß deshalb aus dem UCF-File entfernt werden. („#“ davor) zVerwendet gegebenenfalls Simulation zum Debuggen. zHier ist ein Simulationsskript für die Taste „KB 0“Simulationsskript zGebt den VHDL Quelltext, die UCF Datei und den Bitstream bei Till ab.


Herunterladen ppt "FPGA Praktikum WS2000/2001 4.Woche: Die Experimentierplatine Aufgaben."

Ähnliche Präsentationen


Google-Anzeigen