© A. Steininger / TU Wien 1 Digitales Design Motivation Grundlagen.

Präsentation zum Thema: "© A. Steininger / TU Wien 1 Digitales Design Motivation Grundlagen."—  Präsentation transkript:

1 © A. Steininger / TU Wien 1 Digitales Design Motivation Grundlagen

2 © A. Steininger / TU Wien 2 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

3 © A. Steininger / TU Wien 3 Einsatz digitaler Elektronik Multimedia & Spiele Digitale Kamera, MP3, CD, DVD, Animation & Spezialeffekte... Telekommunikation Handy/Telefonie, Internet, Zahlungsverkehr,... Automation & Steuerung Leitsysteme, Stellwerke, ESP, „by-wire“-Funktionen, Haushalt...

4 Gesellschaftl. Auswirkungen 40 Jahre Microcontroller: 15.11.1971: erster frei programmierbarer Microcontroller auf dem Markt (Intel 4004) Der Fortschritt, den wir in den nächsten 40 Jahren erzielen werden, wird den, den wir in den letzten 10000 Jahren erzielt haben, bei weitem übertreffen. [Justin Rattner, CTO Intel, 2011] © A. Steininger / TU Wien 4

5 5 Verbreitung von Elektronik „Last year, more transistors were produced – and at a lower cost – than grains of rice“ [Semiconductor Industry Association, Annual Report 2005 www.sia-online.org] Das sind etwa 10 18, oder 150 Millionen pro Mensch …oder etwa 100 pro Ameise

6 © A. Steininger / TU Wien 6 Wie arbeitet ein Computer? Algorithmen Regler, Signalverarbeitung... Hochsprache Datentyp, Zuweisung, Programmfluss,... Assembler Register-File, Befehl, Sprung… Registertransfer Register, Datenpfad, ALU,... Gatter logische Pegel, Boolsche Verknüpfung Schalter Schalter offen/geschlossen, Steuerung Transistoren Schwellspannung, Ausgangsstrom,... Physik elektromagn. Feld, Thermodynamik,...

7 © A. Steininger / TU Wien 7 Überblick oder Detail? Wie produktiv wäre ein Programmierer, müsste er sich stets über den Verlauf des elektrischen Feldes im Kanal jedes MOS-Transistors in der Ziel-Hardware Gedanken machen? hohe Abstraktionsebene niedrige Abstraktionsebene mehr Details, phys. Effekte, Geometrie mehr Übersicht, Funktionsbezug

8 © A. Steininger / TU Wien 8 Betrachtung in dieser VO Algorithmen Hochsprache Assembler Registertransfer Gatter Schalter Transistoren Physik Klassische Informatik Technische Informatik Digitales Design ET, Halbleiterphysik HARDWARE SOFTWARE

9 © A. Steininger / TU Wien 9 Ziele der LVA (VO + LU) Verständnis für Aufbau, Funktionieren und mögliches Fehlverhalten digitaler Hardware Erkennen der Grenzen der Hardware bzw. der beim Entwurf unterstellten Modelle Umgang mit zeitgemäßen Design-Methoden für digitale Hardware bestmögliche Ausnutzung der technologischen Möglichkeiten Abschätzen von Implementierungsaufwand...als Basis z.B. für HW/SW-Codesign

10 © A. Steininger / TU Wien 10 Themen der Vorlesung (1)Grundlagen (2)ASIC-Fertigung (3)CMOS-Logik (4)Design-Flow (5)Speicher- technologien (6)ASIC- Zieltechnologien (7) (VHDL) (8)Datenblatt-Angaben (9)Synchrones Design und seine Grenzen (10) Defekte (11) Test (12) Logikanalysator

11 © A. Steininger / TU Wien 11 Allgemeine Erkenntnisse Laufzeit von Information Metastabilität Temperatureffekte Umgang mit parallelen Prozessen Modellierung von Alterungseffekten hierarchisches Design & Abstraktion Fehlermodellierung & Testprinzipien …

12 © A. Steininger / TU Wien 12 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

13 © A. Steininger / TU Wien 13 Analog versus digital Analoge Signale kontinuierliche Betrachtung relevant ist exakter Spannungspegel Digitale Signale „diskrete“ Betrachtung im Wertebereich relevant ist nur Unter- scheidung (HI/LO) U t U t

14 © A. Steininger / TU Wien 14 Warum digital ? Einfache Speicherung Robustheit gegen Störungen Reproduzierbarkeit Programmierbarkeit Mächtige Methoden zur Verarbeitung Einfache Schaltungstechnik/Technologie Rasanter Fortschritt Einfaches Design (?)

15 © A. Steininger / TU Wien 15 Ist die Welt „digital“? Reale physikalische Größen (Temperatur, Motordrehzahl,…) sind fast immer analog. Spannungsverläufe digitaler Signale sind analog. Digitale Bauelemente (Transistoren) arbeiten eigentlich analog. Aber: Die digitale Betrachtung (Diskretisierung) erlaubt einen höheren Abstraktionsgrad. Diese Abstraktion impliziert aber Idealisierungen und Annahmen (eingeschwungen, störungsfrei,...).

16 © A. Steininger / TU Wien 16 Die Kunst des Digital Design  besteht darin, ein Design so auszulegen, dass die unter- stellten Idealisierungen möglichst gut erfüllt sind; zu wissen, welche nicht-idealen Effekte wichtig sind; die Standard-Funktionen zu verstehen und effizient einzusetzen; durch Kenntnis von Design- und Fertigungsprozess die Gesamtkosten des Produktes minimal zu halten.

17 © A. Steininger / TU Wien 17 Logikpegel „Schwelle“ ist in Realität ein Bereich (siehe später). Bei neg. Logik Zuordnung umgekehrt (nicht weiter betrachtet). Schwelle „1“: analoger Signalpegel oberhalb der Schwelle „0“: analoger Signalpegel unterhalb der Schwelle

18 © A. Steininger / TU Wien 18 Flanken Aktive Flanke: steigende oder fallende Flanke wird (willkürlich) als Referenzpunkt z.B. für Datenübernahme festgelegt. Steigend: Übergang von „0“ auf „1“ Fallend: Übergang von „1“ auf „0“ Schwelle

19 © A. Steininger / TU Wien 19 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

20 © A. Steininger / TU Wien 20 Verknüpfung von 2 Variablen e1e1 e2e2 const e 1  e 2 e1  e2e1  e2 e1e1  e 1  e 2 e2e2  (e 1 = e 2 ) e 1  e 2  (e 1  e 2 ) e 1 = e 2 e2e2 e1  e2e1  e2 e1e1  e 1  e 2  (e 1  e 2 ) const 000000000011111111 010000111100001111 100011001100110011 110101010101010101 ANDBUF XORORNORXNORINV NAND

21 © A. Steininger / TU Wien 21 Verknüpfung von 2 Variablen e1e1 e2e2 const e 1  e 2 e1  e2e1  e2 e1e1  e 1  e 2 e2e2  (e 1 = e 2 ) e 1  e 2  (e 1  e 2 ) e 1 = e 2 e2e2 e1  e2e1  e2 e1e1  e 1  e 2  (e 1  e 2 ) const 000000000011111111 010000111100001111 100011001100110011 110101010101010101 ANDBUF XORORNORXNORINV NAND

22 © A. Steininger / TU Wien 22 Der Inverter (NOT) Boolesche Funktion: a =  e Wahrheitstabelle: Schaltsymbol: (lt. IEC 617-12) ea 01 10

23 © A. Steininger / TU Wien 23 Konjunktion und Disjunktion AND a = e 1  e 2 e1e1 e2e2 a 000 010 100 111 OR a = e 1  e 2 e1e1 e2e2 a 000 011 101 111

24 © A. Steininger / TU Wien 24 AND/OR: typische Anwendung Maskieren: AND: 0 an einem Eingang erzwingt 0 am Ausgang; „sperrt“ also die anderen Eingänge. OR: 1 an einem Eingang erzwingt 1 am Ausgang; „sperrt“ also die anderen Eingänge. Zusammenführen mehrerer Quellen: OR: Sobald einer der Eingänge auf 1 geht, geht auch der Ausgang auf 1. AND: Sobald einer der Eingänge auf 0 geht, geht auch der Ausgang auf 0.

25 © A. Steininger / TU Wien 25 Beispiel: Interrupt-Mask interrupt requests von 4 untersch. Quellen synchronisieren maskieren zusammenführen für jede Quelle 1 Mask-Bit gemeinsamer Ausgang

26 © A. Steininger / TU Wien 26 Invertierte Funktionen NAND a =  (e 1  e 2 ) e1e1 e2e2 a 001 011 101 110 NOR a =  (e 1  e 2 ) e1e1 e2e2 a 001 010 100 110

27 © A. Steininger / TU Wien 27 Antivalenz und Äquivalenz XOR a = (e 1  e 2 )   (e 1  e 2 ) e1e1 e2e2 a 000 011 101 110 XNOR a =  (e 1  e 2 )  (e 1  e 2 ) e1e1 e2e2 a 001 010 100 111

28 © A. Steininger / TU Wien 28 Anw-Bsp.: Gesteuerte Inversion cea 000 011 101 110 Control (c) Data In (e) Data Out (a) normal invertieren

29 © A. Steininger / TU Wien 29 Multiplexer: Funktion „Wahlschalter“: Von 2 n Eingängen wird genau einer auf den Ausgang abgebildet. Die Auswahl erfolgt über n Steuersignale. Beispiel 4:1 MUX e1e1 e2e2 e3e3 e4e4 s1s1 s2s2 a 0xxx000 1xxx001 x0xx010 x1xx011 xx0x100 xx1x101 xxx0110 xxx1111 Tuner CD MP3 DVD

30 © A. Steininger / TU Wien 30 Multiplexer: Prinzipschaltung Schaltsymbol und Prinzip eines 4:1 Mux

31 © A. Steininger / TU Wien 31 Multiplexer für mehrere Bit Ein k :1 Multiplexer kann aus k Quellen mit je einem Bit gezielt eine selektieren. Zum Umschalten zwischen Quellen mit b Bit breiten Datenpfaden betreibt man b solche Multiplexer parallel: jeder Mux wählt zwischen Bits mit gleichem Index [0…b-1], jeweils von allen k Quellen die Steuersignale sind für alle Mux gleich

32 © A. Steininger / TU Wien 32 k-aus-n Threshold-Gate „Schwellwertschalter“: Wenn k oder mehr der n Eingänge auf 1 sind, geht der Ausgang auf 1. Spezialfall AND: n-aus-n Threshold-Gate Spezialfall OR: 1-aus-n Threshold-Gate Beispiel 2-aus-3 THG e1e1 e2e2 e3e3 a 0000 0010 0100 0111 1000 1011 1101 1111

33 © A. Steininger / TU Wien 33 Parity Der Ausgang stellt sich so ein, dass die Anzahl der 1en an Ein- gang und Ausgang zusammen gerade (even parity) bzw. ungerade (odd parity) ist. In diesem Zusammenhang kann XOR als elementares Element für even Parity und XNOR für odd Parity angesehen werden Beispiel: even parity 4-bit

34 © A. Steininger / TU Wien 34 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

35 © A. Steininger / TU Wien 35 Sequentielle Logik bisher: „Kombinatorische Logik“ Ausgang a allein durch Eingänge e i bestimmt, unabhängig von der Vorgeschichte keine Speicherelemente oder Rückkopplungen Gegensatz: „Sequentielle Logik“ enthält Speicherelemente s i („Gedächtnis“), explizit oder in Form von Rückkopplungen hat daher einen inneren Zustand S = (s 1,s 2 …s n ), der durch die Vorgeschichte bestimmt ist Ausgang a hängt von den Eingängen e i und dem aktuellen inneren Zustand S ab A

36 © A. Steininger / TU Wien 36 SR-Latch: Schaltung Schaltsymbol: Prinzipschaltung: S … Set-Eingang R … Reset-Eingang Q … Ausgang Q N … „invertierter“ Ausgang

37 © A. Steininger / TU Wien 37 SR-Latch: Funktion „Setzen“: Puls an S setzt Q auf 1 „Löschen“: Puls an R setzt Q auf 0 „Halten“: S und R inaktiv Q hält letzten Zustand Problematisch: S und R gleichzeitig aktiv Q = Q N ! SRQQNQN 00last Qlast Q N Halten (hold) 0101Löschen (reset) 1010Setzen (set) 1100Set & Reset

38 © A. Steininger / TU Wien 38 SR-Latch: Timing S R Q QNQN setresetset reset & set set & reset un- def‘d

39 © A. Steininger / TU Wien 39 SR-Latch mit Enable: Funktion SRENQQNQN 001last Qlast Q N Halten (hold) 01101Löschen (reset) 10110Setzen (set) 11100Set & Reset xx0last Qlast Q N Halten (hold) Setzen und Löschen über R und S wie zuvor Halten:mit S und R inaktiv wie zuvor UND in jedem Fall solange Enable EN = 0

40 © A. Steininger / TU Wien 40 SR-Latch mit Enable: Timing R set S EN Q QNQN resetdisable set/ enable reset/ enable un- def‘d

41 © A. Steininger / TU Wien 41 SR-Latch mit Enable: Prinzip Verbesserungspotential: R =  S A Maskierung von S und R

42 © A. Steininger / TU Wien 42 D-Latch: Schaltung Schaltsymbol:Prinzipschaltung: D … Data-Eingang EN … Enable-Eingang Q … Ausgang Q N … invertierter Ausgang A

43 © A. Steininger / TU Wien 43 D-Latch: Funktion ENDQQNQN 0xlast Qlast Q N Halten (hold) 1001Löschen (reset) 1110Setzen (set) „Transparent“: Bei EN = 1 wird D direkt auf Q abgebildet: Q = D „Halten“: Bei EN = 0 hält Q seinen letzten Zustand Gleichzeitiges Set und Reset ist nicht mehr möglich, es gilt stets Q N =  Q

44 © A. Steininger / TU Wien 44 D-Latch: Timing D hold EN Q transp. A hold transp. hold transp.

45 © A. Steininger / TU Wien 45 Latch versus Flip-Flop Latch Pegel der Eingangs- signale allein bewirkt Zustandsänderung Asynchrones Verhalten Es gibt kein Taktsignal Für synchrone Designs nicht empfehlenswert Flip-Flop Pegel der Eingangs- signale bewirkt erst bei aktiver Taktflanke Zustandsänderung Synchrones Verhalten Flip-Flop ist das zentrale Element in synchronen Designs

46 © A. Steininger / TU Wien 46 D-Flip-Flop: Schaltung Schaltsymbol:Prinzipschaltung: MasterSlave D … Data-Eingang CLK … Takteingang (clock) Q … Ausgang Q N … invertierter Ausgang A

47 © A. Steininger / TU Wien 47 D-Flip-Flop: Funktion DCLKQQNQN 0  01Übernehmen (capture) 1  10 x0last Qlast Q N Halten (hold) x1last Qlast Q N Halten (hold) „Übernehmen“: Bei der aktiven Taktflanke (  ) wird D direkt auf Q abgebildet: Q = D „Halten“: Bis zur nächsten aktiven Flanke hält Q seinen letzten Zustand: Q = last Q

48 © A. Steininger / TU Wien 48 D-Flip-Flop: Timing CLK D QMQM Q QNQN A

49 © A. Steininger / TU Wien 49 Latch vs. FF: ein Beispiel Vergleiche für das gegebene Eingangssignal die Ausgangssignale von D-Latch und D-Flip-Flop CLK D Q LT Q FF A

50 © A. Steininger / TU Wien 50 Clock Enable Oft ist die Übernahme von D nach Q nicht mit jeder aktiven Taktflanke erwünscht Steuerung mittels Clock-Enable (CE oder EN) Diese Funktion wird im Datenpfad realisiert, nicht durch Maskieren des Taktes !

51 © A. Steininger / TU Wien 51 Preset und Clear beim D-FF Preset (Set): Clear (Reset): erzwingt Q = 1 erzwingt Q = 0 jeweils unabh. von D und CLK, d.h. asynchron für Initialisierung (Reset) sehr wichtig, sonst vermeiden. Realisierung durch Einfügen entsprechender Gatter im Datenpfad und in den Speicherschleifen

52 © A. Steininger / TU Wien 52 Funktion von Preset und Clear DCLKPRECLRQQNQN 0  1101 1  1110 x011last Qlast Q N x111last Qlast Q N xx0110preset xx1001clear Bei gleichzeitiger Aktivierung von PRE und CLR ergeben sich gleichartige Probleme wie beim SR-Latch

53 © A. Steininger / TU Wien 53 Toggle-Flip-Flop: Schaltung Schaltsymbol:Prinzipschaltung: T … Takteingang (clock) Q … Ausgang Q N … invertierter Ausgang Als Eingang D wird inver- tierter Ausgang Q N ver- wendet: Mit jedem Takt wird Ausgang invertiert

54 © A. Steininger / TU Wien 54 Toggle-Flip-Flop: Funktion TQQNQN  last Q N last QAusg. invertieren (toggle) 0last Qlast Q N Halten (hold) 1last Qlast Q N Halten (hold) „Toggle“: Bei der aktiven Flanke (  ) von T wird der Ausgang invertiert: Q =  (last Q) „Halten“: Bis zur nächsten aktiven Flanke hält Q seinen letzten Zustand: Q = last Q

55 © A. Steininger / TU Wien 55 Toggle-Flip-Flop: Timing Das T-Flip-Flop halbiert die Frequenz des Eingangssignals an T T Q

56 © A. Steininger / TU Wien 56 JK-Flip-Flop: Schaltung Schaltsymbol:Prinzipschaltung: J... Set-Eingang K... Clear-Eingang CLK … Takteingang (clock) Q … Ausgang Q N … invertierter Ausgang QNQN Q

57 © A. Steininger / TU Wien 57 JK-Flip-Flop: Funktion JKCLKQQNQN 00  last Qlast Q N hold 01  01sync. clear 10  10sync. set 11  last Q N last Qtoggle xx0last Qlast Q N hold xx1last Qlast Q N hold „sync Set/clear“: Mittels J und K erfolgt ein synchrones Set bzw. Clear „toggle“: Gleichzeitiges Set & Clear führt zum Toggeln, (als definierte Funktion, keine Instabilität)

58 © A. Steininger / TU Wien 58 JK-Flip-Flop: Timing J K CLK Q holdsetresettoggle

59 © A. Steininger / TU Wien 59 Anwendungen sequent. Logik Register „Vektor“ von D-FFs mit gemeinsamer Steuerung Schieberegister, Seriell/Parallel-Konv. Pseudozufallsgenerator, CRC-Generator Finite State Machines …

60 © A. Steininger / TU Wien 60 Seriell/Parallel-Konverter Kette von D-FFs als Schieberegister Mit jeder aktiven Takt- flanke wird Q des vorigen FF als D vom nächsten übernommen Am D des 1.FF (SERIN) wird „neues Bit“ eingespeist Sequenz der Bits ist an Q 1...Q N sichtbar.

61 © A. Steininger / TU Wien 61 Parallel/Seriell-Konverter (1) …

62 © A. Steininger / TU Wien 62 Parallel/Seriell-Konverter (2) Kette von D-FFs als Schieberegister Wenn LOAD aktiv ist, wird Datenwort 1D...ND synchron übernommen: LOAD schaltet MUX so dass Eingangswort an die FFs gelangt Schiebefunktion wie zuvor: Wenn LOAD nicht aktiv, legt MUX Q des vorigen D-FF als D an den nächsten Am Q des letzten FF (N) erscheinen sequentiell die Bits des geladenen Datenworts

63 © A. Steininger / TU Wien 63 Linear Feedback Shift Register Schieberegister Rückführung „Rückgekoppeltes Schieberegister“ Anwendungen:Pseudozufallsgenerator, CRC-Berechnung, … A

64 © A. Steininger / TU Wien 64 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

65 © A. Steininger / TU Wien 65 Prinzip einer State-Machine Die State Machine (FSM…Finite State Machine) durchläuft eine Sequenz von Zuständen. Zustandswechsel erfolgen ausschließlich synchron. Die Zustandswechsel erfolgen in Abhängigkeit vom aktuellen Zustand und von den Eingängen. Die Ausgangssignale werden durch den aktuellen Zustand gesteuert (Moore-State-Machine). Bei der Mealy-State-Machine gibt es zusätzlich eine (asynchrone) Kopplung zwischen Eingängen und Ausgängen.

66 © A. Steininger / TU Wien 66 Moore-State Machine Register Next- State- Logic Output Logic Next State Current State Feedback INPUT OUTPUT Ableitung des näch- sten Zustands aus aktuellem Zustand und Eingängen Ableitung der Ausgänge aus aktuellem Zustand synchroner Zustands- wechsel

67 © A. Steininger / TU Wien 67 Mealy-State Machine Register Next- State- Logic Output Logic Next State Current State Feedback INPUT OUTPUT Ableitung der Ausgänge aus aktuellem Zustand und Eingängen

68 © A. Steininger / TU Wien 68 State Machine-Notation „idle“„active“ 1X X1 Übergangs- bedingung (trigger, sleep) Variablenliste Zustand („Name“)

69 © A. Steininger / TU Wien 69 State Machine: Ausgabewert „idle“„active“ 1X X1 Zustand („Name“) (trigger, sleep) /1 /0 Übergangs- bedingung Variablenliste + Ausgabewert ZustandAusgabe idle0 active1 üblich bei Moore (HW-Impl.) günstig bei Mealy A

70 © A. Steininger / TU Wien 70 Beispiel: Alarmanlage Zust.Ausg.Überg. beding. Folge- zust. aus00100scharf 10XX1aus X10Alarm 11XX1aus Alarm scharf 100 Eingänge: Aktivierungstaster, Türkontakt, Codeschalter Ausgänge: Bereitschafts-LED, Sirene XX1 X10 00 10 11

71 © A. Steininger / TU Wien 71 Einordnung des Fachgebietes Ziele der LVA, Überblick Begriffsdefinitionen Kombinatorische Grundfunktionen Sequentielle Grundfunktionen Finite State Machines Boolsche Algebra Überblick

72 © A. Steininger / TU Wien 72 Boolsche Algebra: Axiome X = 0 wenn X ≠ 1 wenn X = 0 dann  X = 1 0  0 = 0 1  1 = 1 0  1 = 1  0 = 0 X = 1 wenn X ≠ 0 wenn X = 1 dann  X = 0 1  1 = 1 0  0 = 0 1  0 = 0  1 = 1 Axiom = nicht herleitbare grundlegende Annahme

73 © A. Steininger / TU Wien 73 Theoreme mit 1 Variablen Identität: X  0 = X Null-Element: X  1 = 1 Idempotenz: X  X  X... = X Komplement: X  (  X) = 1 Involution: X  1 = X X  0 = 0 X  X  X... = X X  (  X) = 0  (  X) = X

74 © A. Steininger / TU Wien 74 Theoreme mit 2 Variablen Kommutativität: X  Y = Y  X Überdeckung: X  (X  Y) = X Kombination: (X  Y)  (X   Y) = X X  Y = Y  X X  (X  Y) = X (X  Y)  (X   Y) = X

75 © A. Steininger / TU Wien 75 Theoreme mit 3 Variablen Assoziativität: (X  Y)  Z = X  (Y  Z) Distributivität: (X  Y)  (X  Z) = X  (Y  Z) Konsens: (X  Y)  (  X  Z)  (Y  Z) = (X  Y)  (  X  Z) (X  Y)  Z = X  (Y  Z) (X  Y)  (X  Z) = X  (Y  Z) (X  Y)  (  X  Z)  (Y  Z) = (X  Y)  (  X  Z)

76 © A. Steininger / TU Wien 76 Das Theorem von De Morgan  F(X 1, X 2, X 3,... X n, ,  ) = F(  X 1,  X 2,  X 3,...  X n, ,  ) Beispiel:  {(a  b)  (b  c)} =  (a  b)   (b  c) = (  a   b)  (  b   c)

77 © A. Steininger / TU Wien 77 Erweiterungstheorem (Shannon) F(X 1,X 2,X 3,...X n ) = X 1  [F(1,X 2,X 3,...X n )]   X 1  [F(0,X 2,X 3,...X n )] Beispiel: (a  b)  (b  c) = {b  [(a  1)  (1  c)]}  {  b  [(a  0)  (0  c)] } = b  (a  c)

78 © A. Steininger / TU Wien 78 Minterm logische UND-Verknüpfung von Variablen (negiert oder nicht negiert) keine Variable kommt öfter als einmal vor (durch Umformungen stets erreichbar) oder auch eine einzelne nicht weiter verknüpfte Variable (negiert oder nicht) Beispiele:  Y X  Y  Z X   Y  Z

79 © A. Steininger / TU Wien 79 Maxterm logische ODER-Verknüpfung von Variablen (negiert oder nicht negiert), keine Variable kommt öfter als einmal vor (durch Umformungen stets erreichbar) oder auch eine einzelne nicht weiter verknüpfte Variable (negiert oder nicht) Beispiele:  Y X  Y  Z X   Y  Z

80 © A. Steininger / TU Wien 80 Zeilen der Wahrheitstabelle ABCFMintermMaxterm 0000  A   B   CA  B  C 0010  A   B  CA  B   C 0101  A  B   CA   B  C 0111  A  B  CA   B   C 1000A   B   C  A  B  C 1011A   B  C  A  B   C 1100A  B   C  A   B  C 1111A  B  C  A   B   C

81 © A. Steininger / TU Wien 81 Disjunktive Normalform Ableitung einer algebraischen Darstellung einer beliebigen logischen Funktion aus deren Wahrheitstabelle: Alle Minterme, für die F = 1 werden ODER-verknüpft Beispiel von voriger Tabelle: F = (  A  B   C)  (  A  B  C)  (A   B  C)  (A  B  C)

82 © A. Steininger / TU Wien 82 Konjunktive Normalform Ableitung einer algebraischen Darstellung einer beliebigen logischen Funktion aus deren Wahrheitstabelle: Alle Maxterme, für die F = 0 werden UND-verknüpft Beispiel von voriger Tabelle: F = (A  B  C)  (A  B   C)  (  A  B  C)  (  A   B  C)

83 © A. Steininger / TU Wien 83 Karnaugh-Veitch-Diagramm „KV-Diagramm“ andere Darstellung der Wahrheitstabelle Zwei benachbarte Positionen unterscheiden sich genau um 1 Bit Grundlage für Optimierungen

84 © A. Steininger / TU Wien 84 KV-Diagramm: Darstellungen 00 01 11 10 AB 00 01 11 10 CD A=1 B=1 C=1 D=1 =

85 © A. Steininger / TU Wien 85 KV-Diagramm für 3 Variable 0 1 A 00 01 11 10 BC A=1 B=1 C=1 =

86 © A. Steininger / TU Wien 86 KV-Diagramm: optimale DNF Überdecken aller 1- Fenster mit möglichst wenigen möglichst großen Rechtecken Mehrfachüberdeckung ist erlaubt Jedes Rechteck beschreibt einen Minterm F = (A   B)  (A   C)  (A   D)  (  A  C  D)

87 © A. Steininger / TU Wien 87 KV-Diagramm: Ableitung KNF Vertauschen aller 1 mit 0 (Inversion) Ermittlung der optimalen DNF wie zuvor Umwandlung in KNF mittles Theoremen (DeMorgan)  F = (A  B  C  D)  (  A   D)  (  A   C) F = (  A   B   C   D)  (A  D)  (A  C)

88 © A. Steininger / TU Wien 88 Zusammenfassung (1) Der Einsatz digitaler Elektronik in sogenannten „Embedded Systems“ prägt unsere Gesellschaft. Digitale Elektronik bietet gegenüber der analogen Vorteile wie einfache Speicherbarkeit, bessere Störsicherheit und höheren Abstraktionsgrad. Die Kunst des digitalen Design besteht darin, die Grenzen digitaler Logik zu verstehen, die imma- nenten Idealisierungen zu bedenken und durch Kenntnis des gesamten Entwicklungsprozesses die Gesamtkosten eines Design zu minimieren.

89 © A. Steininger / TU Wien 89 Zusammenfassung (2) Kombinatorische Logik funktioniert unabhängig von der Vorgeschichte. Sequentielle Logik hat im Gegensatz dazu ein Gedächtnis (Rückkopplung oder Speicher) und daher einen inneren Zustand. Kombinatorische Grundfunktionen sind Inverter, AND, OR, NAND, NOR, XOR und XNOR. Aus diesen Funktionen lassen sich komplexere Funktionen mit mehr Eingängen wie z.B. ein Multiplexer oder ein Threshold Gate realisieren.

90 © A. Steininger / TU Wien 90 Zusammenfassung (3) Sequentielle Grundfunktionen sind das Latch und das Flip-Flop. Es gibt jeweils mehrere Varianten. Beim D-Latch steuert ein „Enable“-Signal, ob die aktuellen Daten durchgelassen oder die alten Daten gehalten werden. Das D-Flip-Flop übernimmt mit der aktiven Takt- flanke neue Daten und hält diese bis zur nächsten. Zusatzfunktionen beim Flip-Flop sind „Preset“ und „Clear“ sowie „Clock Enable“.

91 © A. Steininger / TU Wien 91 Zusammenfassung (4) Eine State-Machine durchläuft synchron eine Sequenz von Zuständen. Die Abfolge der Zustände wird durch die Eingangssignale gesteuert. Bei der Moore-State Machine hängen die Ausgänge nur vom Zustand ab, bei der Mealy- State Machine werden sie zusätzlich auch (asynchron) von den Eingängen beeinflusst. Die Darstellung einer State-Machine erfolgt im Zustandsgraph und im Zustandsdiagramm.

92 © A. Steininger / TU Wien 92 Zusammenfassung (5) Die Boolsche Algebra umfasst mehrere Theoreme, wie z.B. jene von De Morgan und Shannon. Jede Boolsche Funktion ist durch ihre Wahrheitstabelle eindeutig beschrieben. Eine grafische Darstellung der Wahrheitstabelle ist im Karnaugh-Veitch-Diagramm möglich. Aus Wahrheitstabelle bzw. KV-Diagramm lassen sich Minterme bzw. Maxterme ableiten und durch deren Verknüpfung schließlich die disjunktive bzw. die konjunktive Normalform.