1 SR-Latch 3.3 Speicher Latches © Béat Hirsbrunner, University of Fribourg, Switzerland, 31. Oktober 2007 S Q Q R Q Q 1-bit Speicher
Latches Definition. Abhängig vom Wert von Q, wird der Zustand der SR-Latch 0 (null) oder 1 (eins) genannt. SRZust Kommentar 1. Die Eingänge S und R einer SR- Latch sind normalerweise auf 0. Eigenschaft. Eine SR-Latch hat folgende Zustände: 2. Wird S auf 1 gesetzt so wird Q=1 (Q bleibt 1 wenn S wieder auf 0 gesetzt wird). 3. Wird R auf 1 gesetzt so wird Q=0 (Q bleibt 0 wenn R wieder auf 0 gesetzt wird). 4. Werden S und R gleichzeitig auf 1 gesetzt und dann wieder auf 0, ist der Endzustand der SR-Latch 0 oder 1 !!! 0 oder Q=Q=0
Latches Eine im Normalzustand SR-Latch (S=R=0) erinnert sich ob das letzte mal S oder R auf eins gesetzt wurde !!! d.h. mit einer SR-Latch hat man einen 1-Bit-Speicher Bemerkung: S steht für set und R für reset
Taktgeber (Clock) Ein vier-Takt (Fig. a-b) 1.Steigendes C1 2.Steigendes C2 3.Fallendes C1 4.Fallendes C2 Asymmetrischer Takt (Fig. c) BB A B C
Latches Getaktete SR-Latch Getaktete D-Latch
Flip-Flop Schaltungen
7
Register Fig. 3-28a. Dual D flip-flop.
Register Fig. 3-28b. Octal flip-flop.
Speicherorganisation Figure Logic diagramm for a 4x3 memory. Each row is one of the four bit words. A read or write operation always reads or writes a complete word.
Speicherorganisation
Speicherchips
RAM und ROM