Open Source Prozessor Leon2 Peer Royla und Marco Siebert RST-Labor WS 04/05 Prof. Dr.-Ing. Thomas Risse.

Slides:



Advertisements
Ähnliche Präsentationen
Vom HW-Automaten zum Prozessor
Advertisements

Der Crusoe-Prozessor von Transmeta
Ruhr-Universität Bochum Der Umstieg von XP auf Vista: Marcel Wrede Lehrstuhl für Kryptologie und IT-Sicherheit Lehrstuhl für Stochhastik Im Irrgarten.
Multimediasteuerungen
Lehrmaterial Grundlagen EDV
Claas J. Cornelius - Ogg-on-a-chip - MDCT MDCT Funktionsweise und Limitierende Faktoren.
Imperative Programmierung -Entwicklungswerkzeuge
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Agenda Die Hardwearkomponenten und ihre Funktionen - Mikroprozessor
Zentraleinheit CPU, Motherbord, RAM
Atmel AVR JTAG Einführung
Java: Grundlagen der Sprache
Palm OS Project Martin Ochs Palm OS Project Inhalt Hardware Schnittstellen Die serielle Schnittstelle Entwicklungsumgebung Test-Programm Hardware-Test.
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 12.1.
WIRTSCHAFTSINFORMATIK Westfälische Wilhelms-Universität Münster WIRTSCHAFTS INFORMATIK TotalView Debugger Vorgestellt von Marco Dyballa mail:
ilmenau.de Exploiting Pocket PC. ilmenau.de Exploiting Pocket PC PocketPC existiert seit über 5 Jahren (Windows CE seit ca. 10)
Embedded Applications
Brandenburgische Technische Universität Cottbus Program Profiling Andrzej Filipiak Übung Testen von Software SoSe 2006.
1 Der Zusammenbau der Azubirechner des 1. Lehrjahres Von Thomas Kaiser.
Benchmark sparc vs. x86 von Axel Schmidt (94416)
n4 Streaming Media System
AMDs Next Generation Die Hammer Familie Eine Kurzpräsentation von Frank Grümmert bei Herrn Prof. Dr.-Ing. Risse für das RST-Labor.
EPIC, IA-64 und Itanium Eine Kurzpräsentation von Jan Hübbers bei Prof. Dr.-Ing. Risse im Fach Labor Rechnerstrukturen an der Hochschule Bremen
PCI-Express als Grafikschnittstelle
Inhalt Der Cell Prozessor Aufbau des Cells Platine Block Diagramm
Matrix Multiplication on CUDA
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren
Der Prozessor - zentraler Bestandteil eines jeden Computers
Raster-Scanner des Therapie Projektes. Echtzeit-Kontrollsystem Therapie " Aufgabe: " Steuerung des Schwerionenstrahls " schneller Bestrahlungsabbruch.
Duo- und Quad Prozessor-Architektur
COMPUTER-GRUNDLAGEN Theoretischer Teil.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Steuerung externer Komponenten über ein USB-Interface.
Hardware - Komponenten
Präsentation von Alexander Schönfeld
Herzlich willkommen zum Aufbau der Hauptplatine
DW-Architektur: Row Store vs Column Store
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter EVA-WIE-Quickie Eingabe – Verarbeitung - Ausgabe.
3.4 CPU-Chips und Busse CPU-Chips
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
Embedded Systems Prof. Dr. H. Kristl
Computerorientierte Physik VORLESUNG und Übungen Vorlesung Zeit: Di., 8.30 – Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz.
Computerorientierte Physik VORLESUNG
auf kleinen Linux-Devices
Ein Vortrag von Simon Bayer
Übersicht: Hardware Zentraleinheit EVA-Prinzip
ADAT©2010 Dipl. - Ing. Andrea SabinSeite: 1 Version 1.0c Adat Semester 1.
Embedded Linux Portierung auf mobiles Datenerfassungsterminal
Programmieren in Assembler
Grundlagen der Computertechnik
Datenverarbeitung im PC
Eine Übersicht von Margarete Streitwieser
Funktionsgenerator auf PCI Karte
BIOS/UEFI Joschka Mick.
Evaluation des sprachgesteuerten Assistenten Jasper
Central Processing Unit von David Kleuker und Thomas Auner
Mikrocomputertechnik Jürgen Walter
Mikrocomputertechnik Jürgen Walter
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter „EVA-WAS-Quickie“ Eingabe – Verarbeitung - Ausgabe.
Linux Primary Domain Controller mit
System zur Videokompression Simone Buzzi Simon Häne Giuseppe Schiavello.
Central Processing Unit (Zentraleinheit)
Mikrocomputertechnik Jürgen Walter
Aufbau, Funktion und Grundzusammenhänge
Referat von Marcel Poppen & Oliver Lennartz
Von Marcel Poppen & Oliver Lennartz
SPEICHER ROM + RAM ROM RAM Arten von RAM (DDR-RAM, SDRAM) Beispiel
Vom HW-Automaten zum Prozessor

 Präsentation transkript:

Open Source Prozessor Leon2 Peer Royla und Marco Siebert RST-Labor WS 04/05 Prof. Dr.-Ing. Thomas Risse

Überblick Grundlagen Konfiguration Synthese Simulationstools Assembler Programmierung

Grundlagen Open Source VHDL-Core Lesser GNU Public License (LGPL) Beruht auf SPARC V8 Architektur Fehlertoleranter LeonFT

Übersicht Konfiguration Allgemeine oder spezielle FPGA´s 2-32 Registersätze Integer Unit optional FPU-Schnittstelle Coprozessor-Schnittstelle MMU Memory Management Unit Debug Support Unit AMBA-Bus (AHB/APB)

Übersicht Leon2 Quelle L3

Übersicht Konfiguration Memory Controler 2ter IRQ-Controler Watchdog AHB-Onchip RAM (max. 64kB) OpenCores Ethernet-Schnittstelle PCI-Interface (target only) Booten von Intern oder Extern

Konfigurations-Details Cache Einstellung für Instruction- und Data-Cache 1-4 Assoziativ Sets 1-64kB pro Set 16/32 Bytes pro Line Replacement über Random/LRU/LRR

Konfigurations-Details Registersätze des SPARC 8 GLOBAL globaler Speicher 2-32 Sätze á 8 LOCAL lokaler Speicher 8 IN/OUT Datenschnittstellen Aufbau wie ein Ring über Modulo n Zähler

Quelle: L1

Konfigurations-Details Integer Unit MUL/DIV Befehle Komplexität Multiplizierer Memory Controller 8bit oder 16bit Bus PROM 512MB SRAM 1GB SDRAM-Controller 1GB

Konfigurations-Details Debug Support Unit Ansteuerung PCI-Bus oder DCL(Debug Communication Link) Setzen von Hardware Watchpoints Breakpoint-Befehl im Code Steigende Flanke Externes Signal

LeonFT Quelle L2

Synthese Cygwin wird benötigt um Linux-Tools unter Windows laufen zu lassen. Konfigurieren des VHDL-Codes per Make-Funktion make xconfig Xilinx Vorstellung des SourceCodes Modelsim

Symulationstool GRMON GRMON-Eval Arbeiten über die Konsole Mit Grafischem Interface in Eclipse -eingeschränkte Einstellmöglichkeiten

Assembler Programmierung(1) Arbeitsschritte um ein C-Programm in Assembler zu optimieren 1. sparc-elf-gcc name.c -o name.bin 2. GRMON benutzen um Anfang und Ende zu bestimmen

Assembler Programmierung(2) 3. Mit Hilfe einer Batchdatei im GRMON disassemblieren 4. Code analysieren und mit Text- Editor optimieren 5. sparc-elf-gcc -N -Ttext=0x nostartfiles file.S -o name.bin

Assembler Programmierung(3) 6. Gleich das C-Programm mit sparc-elf-gcc –O2 –o name.out name.bin Kompilieren spart die ganze Arbeit. Der kleinste und schnellste Code wird vom Compiler erstellt.

Quellen L1 sparcv8.pdf L2 mpd2004/leonumc-mpd2004.pdfwww.estec.esa.nl/wsmwww/ mpd2004/leonumc-mpd2004.pdf L3 L4 leon_sparc/ L5

ENDE