Hardware / Software Codesign Organisatorisches Ziele Inhalte

A. Steininger TU Vienna 2 Trost & Rat Homepage: LVA Leiter: Martin Delvai Andreas Steininger Peter Tummeltshammer Bitte LVA im TUWIS abonnieren

A. Steininger TU Vienna 3 Voraussetzungen Inhaltlich: gute Kenntnisse in VHDL günstig: HW-Modellierung Kenntnis des ASIC-Design Flow günstig: DiDeVO & DiDeLU Formal: VO, LU und Vorauss. formal unabhängig im Magister-Studienplan Techn. Informatik

A. Steininger TU Vienna 4 Abwicklung VO 9 fixe Termine: Mo Mi Mo 5.5. Mi 7.5.jeweils Mo :15 bis 12:00 Mi im Sem TI Mi Mo 2.6. Mi 4.6.

A. Steininger TU Vienna 5 Benotung Vorlesung: Teilnahme an der Diskussion Besprechung der Lösung aus der LU Laborübung: praktisches Ergebnis Besprechung der Lösung aus der LU

A. Steininger TU Vienna 6 Vorlesung Ziel: theoretischer Hintergrund Ausbildung eines Problembewusstseins prinzipielles Verständnis Weg: Impulsvorträge / Gastvorträge Diskussionen in Kleingruppen Diskussionen im Plenum

A. Steininger TU Vienna 7 Ablauf einer VO-Einheit 5‘ Kurzdarstellung der Problematik 20‘ Diskussion in Kleingruppen 40‘ Präsentation der Gruppenergebnisse 40‘ Diskussion im Plenum und kurzer Frontalvortrag

A. Steininger TU Vienna 8 Vorstellungen zur LVA Was ist überhaupt HW/SW Codesign? Was lerne ich in dieser LVA? Vorlesung Laborübung Wofür brauche ich das Wissen später? A

A. Steininger TU Vienna 9 Was ist HW/SW Codesign? paralleler Entwurf HW/SW schneller Bugs früher sichtbar höherer Abstraktionsgrad Partitionierung HW/SW übergreifende Optimierung Integration v. Systemen aus/mittels HW/SW systematische Schnittstellendefinition Komplexitätsbewältigung

A. Steininger TU Vienna 10 Embedded Systems: Challenges „An exploding number of embedded reactive heterogeneous components in mass-market products“ „Massive seamless integration of heterogeneous components in a real-world environment“ „Building systems of guaranteed functionality and quality at an acceptable cost is a major technological and scientific challenge“ [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna 11 The Constraints Dependability safety, security, availability Autonomy no humans in the loop Low resource consumption memory, power, energy Physical constraints weight size, heat dissipation, … Market positioning optimal cost/quality, time to market [Joseph Sifakis, Workshop on Strate- gies for Embedded Systems 2005]

A. Steininger TU Vienna 12 The System-Centric Approach Joint Design (HW, SW, Environment) to determine cost / quality tradeoffs Requires a combination of competencies in SW, auto- mation, networks, electronics, man-machine interfaces => training, education [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna 13 The Current State no unified theory to predict the dynamic properties of a SW running on a given execution platform complex systems are built through a suc- cession of incremental developments exploding validation costs [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna 14 Anwendungsbeispiele Consumer-Products unglaubliche Features kleiner Preis, kleine Größe, lange Akku-Lebensdauer Mobiltelefonie zusätzlich Mixed-Signal Design Automotive extreme Anforderungen bezügl. Sicherheit & Preis

A. Steininger TU Vienna 15 Die Herausforderungen Miniaturisierung mixed signal, dynamische Rekonfiguration, Energiebudget Rekonfiguration, power management,… Komplexität Interfaces, formale Verifikation Produktivität / Time to market Abstraktionsebenen, Automatisierung Fehlertoleranz

A. Steininger TU Vienna 16 Das zentrale Problem globale Optimierung der Gesamtlösung optimale SW + optimale HW ist zu wenig! => optimale Aufteilung (Partitioning) ist nötig Abhängigkeit von den Randbedingungen hier gibt es derzeit keinen Tool-Support Tools optimieren nur HW bzw. SW allein Problem ist extrem komplex (Lösungsraum!) Wie formuliere ich Optimalität überhaupt? Interfaces zwischen Tools ungeeignet viele Entscheidungen (Partitioning!) trifft ein Entwickler aus Erfahrung

A. Steininger TU Vienna 17 Ziel der VO + LU Bewusst-Machen der Problematik Analysieren der Trade-offs Verständnis für den Optimierungsprozess, dessen Kriterien und Randbedingungen Vermitteln erster eigener Erfahrungen Non-Target: Kennenlernen bestehender Tools

A. Steininger TU Vienna 18 Termine Vorlesung VB + allg. Einführung Kostenfaktoren & Constraints (WAS?) 5.5.Hardware vs. Software (WIE?) 7.5.Erklärung der Übungsaufgabe 14.5.Gastvortrag DI. Scheurer Trends im Systemdesign 28.5.Gastvortrag DI. Armengaud 2.6.Gastvortrag Prof. Rupp 4.6.Gastvortrag Dr. Knerr, Dr. Holzer

A. Steininger TU Vienna 19 Gastvortrag Dipl.-Ing. Dieter Scheurer Managing Director Gleichmann Electronics Research Austria „Debugging mittels Semulator“ 14. Mai 2008, Seminarraum TI

A. Steininger TU Vienna 20 Gastvortrag Dipl.-Ing. Eric Armengaud Projektleiter Das Virtuelle Fahrzeug (Graz) „Detailed simulation on application level“ 28. Mai 2008, Seminarraum TI

A. Steininger TU Vienna 21 Gastvortrag Prof. Markus Rupp Institut für Nachrichtentechnik und HF-Technik Leiter des CD Labors „Design Methodology of Signal Processing Algorithms“ „The Chip Design Crisis“ 2. Juni 2008, Seminarraum TI

A. Steininger TU Vienna 22 Gastvortrag Dr. Knerr & Dr. Holzer Institut für Nachrichtentechnik und HF-Technik Dissertanten im CD Labor „Design Methodology of Signal Processing Algorithms“ Zusammenfassung der Dissertationen 4. Juni 2008, Seminarraum TI