Abwicklung VO 9 fixe Termine: Di 3.5. Do 5.5. Di 10.5. Do 12.5. Di 17.5. Do 19.5. Di 24.5. Di 26.5. Di 28.6. Do 30.6. A. Steininger TU Vienna 1 12:15 –

Präsentation zum Thema: "Abwicklung VO 9 fixe Termine: Di 3.5. Do 5.5. Di 10.5. Do 12.5. Di 17.5. Do 19.5. Di 24.5. Di 26.5. Di 28.6. Do 30.6. A. Steininger TU Vienna 1 12:15 –"—  Präsentation transkript:

1 Abwicklung VO 9 fixe Termine: Di 3.5. Do 5.5. Di 10.5. Do 12.5. Di 17.5. Do 19.5. Di 24.5. Di 26.5. Di 28.6. Do 30.6. A. Steininger TU Vienna 1 12:15 – 14:00 10:15 – 12:00 12:15 – 14:00

2 Abwicklung VO 9 fixe Termine: Di 3.5. Do 5.5. Di 10.5. Do 12.5. Do 19.5. Di 28.6. Do 30.6. A. Steininger TU Vienna 2 12:15 – 14:00

3 A. Steininger TU Vienna 3 Gastvortrag Dr. Eric Armengaud AVL List, Graz davor: Das Virtuelle Fahrzeug (Graz) „Functional Safety“

4 A. Steininger TU Vienna 4 Vorlesung Inhalte: Kostenfaktoren Optimierung Hardware vs. Software interaktive Gestaltung: Frontalvorträge vorbereitete “Hausübung” gemeinsame Diskussionen Praxisvorträge Präsentation der Ergebnisse der LU

5 Homework Auseinandersetzung mit dem Artikel T. Henzinger, J. Sifakis, The Discipline of Embedded Systems Design, IEEE Computer, Oct 2007, pp 32 – 40 bis zum 10.5. in Gruppen a 5 Personen => was sind die 3 “Key Messages” ? A. Steininger TU Vienna 5

6 Hardware Software CoDesign Einführung Optimierung A. Steininger

7 A. Steininger TU Vienna 7 Vorstellungen zur LVA Was ist überhaupt HW/SW Codesign? Was lerne ich in dieser LVA? Wofür brauche ich das Wissen später? A

8 A. Steininger TU Vienna 8 Was ist HW/SW Codesign? paralleler Entwurf HW/SW schneller Bugs früher sichtbar höherer Abstraktionsgrad Partitionierung HW/SW übergreifende Optimierung Integration v. Systemen aus/mittels HW/SW systematische Schnittstellendefinition Komplexitätsbewältigung

9 A. Steininger TU Vienna 9 Embedded Systems: Challenges „An exploding number of embedded reactive heterogeneous components in mass-market products“ „Massive seamless integration of heterogeneous components in a real-world environment“ „Building systems of guaranteed functionality and quality at an acceptable cost is a major technological and scientific challenge“ [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

10 A. Steininger TU Vienna 10 The Constraints Dependability safety, security, availability Autonomy no humans in the loop Low resource consumption memory, power, energy Physical constraints weight size, heat dissipation, … Market positioning optimal cost/quality, time to market [Joseph Sifakis, Workshop on Strate- gies for Embedded Systems 2005]

11 A. Steininger TU Vienna 11 The System-Centric Approach Joint Design (HW, SW, Environment) to determine cost / quality tradeoffs Requires a combination of competencies in SW, auto- mation, networks, electronics, man-machine interfaces => training, education [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

12 A. Steininger TU Vienna 12 The Current State no unified theory to predict the dynamic properties of a SW running on a given execution platform complex systems are built through a suc- cession of incremental developments exploding validation costs [Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

13 A. Steininger TU Vienna 13 Anwendungsbeispiele Consumer-Products unglaubliche Features kleiner Preis, kleine Größe, lange Akku-Lebensdauer Mobiltelefonie zusätzlich Mixed-Signal Design Automotive extreme Anforderungen bezügl. Sicherheit & Preis

14 A. Steininger TU Vienna 14 Die Herausforderungen Miniaturisierung mixed signal, dynamische Rekonfiguration, Energiebudget Rekonfiguration, power management,… Komplexität Interfaces, formale Verifikation Produktivität / Time to market Abstraktionsebenen, Automatisierung Fehlertoleranz

15 A. Steininger TU Vienna 15 Das zentrale Problem globale Optimierung der Gesamtlösung optimale SW + optimale HW ist zu wenig! => optimale Aufteilung (Partitioning) ist nötig Abhängigkeit von den Randbedingungen hier gibt es derzeit keinen Tool-Support Tools optimieren nur HW bzw. SW allein Problem ist extrem komplex (Lösungsraum!) Wie formuliere ich Optimalität überhaupt? Interfaces zwischen Tools ungeeignet viele Entscheidungen (Partitioning!) trifft ein Entwickler aus Erfahrung

16 A. Steininger TU Vienna 16 Ziel der VO + LU Bewusst-Machen der Problematik Analysieren der Trade-offs Verständnis für den Optimierungsprozess, dessen Kriterien und Randbedingungen Vermitteln erster eigener Erfahrungen Non-Target: Kennenlernen bestehender Tools

17 A. Steininger TU Vienna 17 Prinzip einer Optimierung Mittels eines Algorithmus soll eine Kostenfunktion minimiert oder eine Nutzenfunktion maximiert werden und zwar unter Einhaltung von Randbedingungen Als Voraussetzung müssen daher Kosten / Nutzen meßbar und alle Randbedingungen bekannt sein

18 A. Steininger TU Vienna 18 Erfassen der Eigenschaften die relevante Eigenschaften müssen erfasst werden quantitativ, hinreichend genau schon früh im Design Flow Ist das realistisch möglich? Tools erstellen Schätzungen auf Basis von vereinfachten Modellen Heuristiken

19 A. Steininger TU Vienna 19 Optimaler Tradeoff Wie vergleicht man quantitativ Speicherverbrauch physikalische Größe Performance Preis

20 A. Steininger TU Vienna 20 Gegebene Plattform Typisches Szenario gegeben ist Prozessor=> SW FPGA für Spezialfunktionen=> HW Reales Problem optimale Nutzung des vorh. Prozessors („Einsparen“ bringt keinen Gewinn!) optimale Nutzung des FPGA Es geht um ein „optimales“ Verschieben von Tasks zwischen FPGA und Prozessor

21 A. Steininger TU Vienna 21 Diskussion  Vor-Auswahl Wählen Sie für die folgende Diskussion einen der Anwendungsbereiche (jede Gruppe eines) Automotive Telekom Industrie-Automation Raumfahrt Multimedia (MP3, Camcorder,…) Telebanking

22 A. Steininger TU Vienna 22 Diskussion Fragen Welche Anforderungen an das Produkt (= Embedded System, nicht Gesamtprodukt) bestehen? Was fällt in die Klasse „Kosten“/“Nutzen“ ? Was fällt in die Klasse Randbedingung ? Was ist speziell an Ihrem Anwendungsbereich? Wie kann man sie zum Zeitpunkt des Partitioning quantitativ erfassen?