FZI Forschungszentrum Informatik an der Universität Karlsruhe Architekturentwurf und Emulation eingebetteter Systeme Probevortrag Karlheinz Weiss Forschungszentrum Informatik, Karlsruhe 1

Gliederung Einführung und Motivation Analyse bestehender Entwurfsmethoden Definition der in dieser Arbeit eingeführten Methodik 1. Stufe: Achitekturentwurf durch Bewertung von Komponenten Systematische Bewertung von Auswahlkriterien 2. Stufe: Überprüfung der Bewertung durch echtzeitfähige Emulation Emulationsumgebung: SPYDER-System Ergebnisse Zusammenfassung Ausblick

Einführung: Eingebettetes System anwendungsspezifische Software anwendungsspezifische Hardware Umwelt SH3 7729-DSP Mikrocontroller-Kern Kommunikations- schnittstelle FPGA ASIC

Einführung: Entwurfsproblematik

Zusammenfassung: Motivation Eingebettete Systeme bestehen aus wenigen, dafür aber hochintegrierten Bausteinen Problemfelder beim Entwurf eingebetteter Systeme Mikrocontroller wenig Freiheitsgrade, gibt Randbedingungen vor, steigendes Entwurfsrisiko ASIC-Einbindung große Freiheitsgrade mit signifikanten Entwurfsrisiken höchste Auswahlpriorität (vor einem eigenem Entwurf) Technologie Echtzeitbetriebssysteme Entwickler Randbedingungen immer kürzere Entwicklungszeiten, steigende Komplexität

Analyse angewandter Entwurfsmethoden Entwurfszeit In der Praxis eingesetzte Methode Spezifikation Start 1 Partitionierung in HW und SW 2 HW-Architektur Implementierung 3 4 Nachteil: Verzögerung Meilen- steine Vorteile: - am weitesten verbreitet - ergebnisorientiert Nachteile: - Entwicklungsrisiko unkalkulierbar - Einschränkung der Auswahl [Gupta95] Implementierung SW-Architektur 5 6 Integration & Test Ende 7

Analyse angewandter Entwurfsmethoden Einheitliche Systembeschreibung - Gerichtete Graphen - Zusandsmaschinen - Nebenläufige Programmiersprachen Methode: Hardware/Software Co-Design Gegenstand der Forschung Änderung der Partitionierung HW/SW- Partitionierung Einheitliche Darstellung Vorteile: - Auswahl anhand formaler Kriterien - frühzeitiger Einblick in das Systemverhalten - Implementierbar auf Rechnern Nachteile: - Keine einheitliche Systembeschreibung - Definition des Entwurfsraumes - Freiheitsgrade bei der Partitionierung in vielen eingebetteten Systemen nicht gegeben Software-Synthese Schnittstellen- Synthese Hardware- System- Integration

In dieser Arbeit eingeführten Methodik Spezifikation der Funtionalität Intiale Partitionierung und Komponentenauswahl Bibliothek 1.Stufe: Komponenten-Bewertung neue Komp. Auswahl Verbesserte HW/SW Part. 2. Stufe: Komponenten- Emulation über- nehmen nein ja Hardware- Entwurf Software/ Firmware- Systemintegration

1.Stufe: Bewertung von Hardware Entscheidungsfeld Funktionalität Entscheidungsfeld Technologie Testbarkeit Problemfeld: ASIC-Einbindung Problemfeld: Technologie und Bauformen Entscheidungsfeld Bus-Schnittstelle Initialisierung Problemfeld: Mikrocontroller Problemfeld: Echtzeitbetriebssysteme und Firmware Gesamtbewertung HW-Komponente logische Bewertung implementierungsspezifische

1.Stufe: Beispiel Bus-Schnittstelle Bewertung durch Abgleich Eigenschaften der ASIC-Komponente Quelle: Benutzerhandbuch Eigenschaften des Mikro- controllers geben die Rand- bedingungen vor Komponente nicht verwendbar logisches Verhalten Koppel- logik nein + Zeitliches ja

Zusammenfassung: 1.Stufe Überprüfung des Entscheidungsfeldes Funktionalität ergibt entweder: keine ASIC-Komponente Vorhanden, dann Eigenentwurf oder eine oder mehrere Komponenten vorhanden Bei vorhandenden Komponenten erzeugt die Bewertung der ersten Stufe eine gewisse Rangliste Aussagen bzgl. der logischen und implementierungs-spezifischen Eignung einer Komponete Annahmen über die Komponenten werden durch Emulation in der zweiten Stufe überprüft dazu notwendig: Werkzeugunterstützung (SPYDER-System) interativer Prozeß

2.Stufe: Beweis durch Emulation Trennung Trennung Paralleler Hardware- Entwurf Paralleler Software Entwurf PCI9080 PC specification Hardware partitioning Software SPYDER-CORE-P2 SPYDER-VIRTEX-X2 Konfiguration Integration (back-plane)

SPYDER-CORE-P2/SH3: Architektur 7709A or 7729-DSP 133/66 MHz 16MB SDRAM JTAG SER 0:2 Hochintegrierte Logik Analysator Stecker connection to FPGA-tools 86 Erweiter-ungs- stecker Flash 1 M x 32 CAN 10Base2 Ethernet EPROM 1 M x 8 CPLD Buffer RTOS: VxWorks BSP: TCP/IP, RS232, Flash HDI-Monitor GNU-C Umgebung

SPYDER-Virtex-X2: Architektur serielle EEPROMs 6 x 1Mbit SSRAM 128k x 32 or SDRAM 4M x 32 Arbiter Externe FPGA Konfigurations stecker CPLD XC95144xl Konfiguration C-API-Routines for NT 4.0 Verbindung zu CORE-tools 86 Xilinx-Virtex-FPGA I PCI-interface PCI - SLOT XCV300...XCV800 Microcontroller 30 II Memory Add-On Board 4Meg x 32 SDRAM or 256k x 32 SSRAM or 1Meg x 32 Flash PLX-PCI9080 86 32 II BGA 432 SSRAM 128k x 32 or SDRAM 4M x 32 Erweiterungsstecker I und II Stromversorgung + 2,5V / 10A + 3,3V / 3A hochintegrierte Logik Analysator Stecker

Ergebnisse: Kommunikationsbereich Ausgangspunkt: - WAC-035D kann MPC860 und i960-Mode - MPC860-Variante wurde bereits verwendet - i960-Variante hat Fehler: Kein DMA - Fehleranalyse: 1 Personen-Monat Hauptspeicher- Block ATM DMA Lösungsansatz: -FSM-Arbiter in CPLD -Entwicklungsaufwand: 2 PM Resultat: -zeitverslust beim Umschalten -DMA-Leistung „signifikant“ unter spezifiziertem Wert Mikrocontroller i960 ASIC WAC035-D localer Speicher CPLD Ethernet In Kooperation mit der Hilan Entwicklungs-GmbH, Karlsruhe

Ergebnisse: Industrielle Automation digitaler Teil analoger Teil Emulation des digitalen Teils der Schaltung auf SPYDER Fehlererkennung, die bei Simulation nicht möglich war mindestens ein Entwurfschritt eingespart (ca. 50.000$) zusätzlich: 3 PM (entsprechend 20.000$) In Kooperation mit American Microsystems Inc, Dresden

Ergebnisse: Automotive Bereich SPYDER-Core-P2 Emulation und Portierung von VxWorks auf SH3 Aufwand: 1PM Vergleich: Fa. Becker ca. 6 PM bis VxWorks auf Target arbeitete in 2000: Umstieg auf vorgestellte Methodik In Kooperation mit Becker Automotive Systems, Karlsbad

Zusammenfassung Entwurfsmehtodik für eingebettete System 1.Stufe: Bewertung von Komponeten (ASICs) 2.Stufe: Emulation zur Überprüfung der Bewertung Werkzeugunterstützung: SPYDER-SYSTEM Paralleler Entwiklungsaubauf für Hardware und Software echtzeitfähige Emulation Ziel: Frühzeitiger Einblick in das interne System-Verhalten Ergebnisse drei Beispiele aus der Evaluierung der Methodik und der Werkzeuge Hauptvorteile: Beherrschung und Abschätzung des Entwicklungsrisikos Verkürzung des Entwurfsablaufs

Ausblick Bewertungskriterien dienen als Grundlage für automatische Auswahlverfahren zur Unterstüzung des Entwicklers Implementierbar auf Rechner und Datenbanken Weiterentwicklung der Emulationsumgebung SPYDER Bereits in Arbeit: SYPDER-CORE-P2/SH4-7751 PCI (Zusammenarbeit mit Hitachi) SPYDER-Virtex-X3E (Zusammenarbeit mit Xilinx) Evaluierung in der Methodik und Werkzeug durch mehrere Industrie-Partner und Universitäten