Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik 1 Untersuchung und Reduzierung.

Ähnliche Präsentationen


Präsentation zum Thema: "Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik 1 Untersuchung und Reduzierung."—  Präsentation transkript:

1 Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik 1 Untersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien bei konstanten Performanceanforderungen Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.) der Fakultät für Informatik und Elektrotechnik der Universität Rostock Dipl.-Ing. Frank Sill Rostock, den 5. Dezember 2007

2 2 Frank Sill Übersicht Motivation –Leckströme in Nanometer-Technologien Grundlagen –Leckstromarten –Bekannte Ansätze zur Reduzierung des Leckstroms Der Mixed Gates-Ansatz –Grundidee –Anforderungen an den neuen Ansatz –Resultate Zusammenfassung und Ausblick

3 3 Frank Sill Motivation Kontinuierlich steigende Leistungsanforderungen Steigender Energieverbrauch technischer Geräte Heute: Energieverbrauch ist ein Hauptproblem Großer Energieverbrauch führt zu: Hoher Kühlungsaufwand Steigende Betriebskosten Geringere Ausfallsicherheit Hoher Kühlungsaufwand Steigende Betriebskosten Geringere Ausfallsicherheit Reduzierte Betriebsdauer Höheres Gewicht (Akkus) Geringere Mobilität Reduzierte Betriebsdauer Höheres Gewicht (Akkus) Geringere Mobilität Problem: Energieverbrauch

4 4 Frank Sill Motivation MOS-Transistor als Wasserhahn Geöffnet: Stromfluss Dynamischer Energie- verbrauch Bisher dominierend Gesperrt (ideal): Kein Stromfluss Kein Energie- verbrauch Gesperrt (real): Trotzdem Stromfluss (Leckströme) Energieverbrauch MOS-Transistor: Grundelement im Chipdesign

5 5 Frank Sill Motivation Dynamischer Energieverbrauch Energieverbrauch durch Leckströme S. Borkar (Intel), 05 Vorhersagen

6 6 Frank Sill Grundlagen Berechnungsaufgabe Umwandlung in Logikgatter (Synthese) Gattereigenschaften: –Verzögerungszeit –Energieverbrauch: Pro Operation Durch Leckströme –Weitere... Gatter aufgebaut aus Transistoren Transistoren bestimmen die Gattereigenschaften. Struktur integrierter Schaltungen Y = A+B

7 7 Frank Sill Grundlagen Schwellspannung V th –Transistor-Eigenschaft –Wenn: Gate-Source-Spannung V gs größer als V th Stromfluss zwischen Drain und Source –Wenn: V gs kleiner als V th (ideal) kein Stromfluss Subthreshold leakage I sub –Leckstrom zwischen Drain und Source wenn V gs < V th –Verursacht durch: Diffusion Thermionische Emission Der subthreshold leakage Source Drain Gate I sub

8 8 Frank Sill Grundlagen Schwellspannung V th : –Einfluss auf subthreshold leakage –Einfluss auf Verzögerungszeit der Logikgatter Einfluss von V th I sub Verzögerungszeit

9 9 Frank Sill Grundlagen Der gate oxide leakage I gate Tunneleffekt –Elektromagnetische Welle trifft auf Barriere: Reflektion + Eindringen in Barriere –Bei ausreichend geringer Dicke: Welle durchdringt Barriere teilweise (Elektronen tunneln durch Barriere) Gate oxide leakage I gate –In Nanometer-Transistoren (T ox < 2 nm) Elektronen tunneln durch Gateoxid Leckstrom

10 10 Frank Sill Grundlagen Gateoxiddicke T ox : –Einfluss auf gate oxide leakage –Einfluss auf Verzögerungszeit Einfluss von T ox I gate Verzögerungszeit

11 11 Frank Sill Bekannte Techniken Verwendung von zwei unterschiedlichen Gattertypen: Dual-V th /T ox -Ansätze Gatter bestehend aus low-V th - oder low-T ox -Transistoren Niedrige Schwellspannung bzw. dünne Oxidschicht Für zeitkritische Bereiche Hoher Leckstrom Gatter bestehend aus low-V th - oder low-T ox -Transistoren Niedrige Schwellspannung bzw. dünne Oxidschicht Für zeitkritische Bereiche Hoher Leckstrom LVT / LTO-Gatter Gatter bestehend aus high-V th - oder high-T ox -Transistoren Hohe Schwellspannung bzw. dicke Oxidschicht Für zeitunkritische Bereiche Geringer Leckstrom Gatter bestehend aus high-V th - oder high-T ox -Transistoren Hohe Schwellspannung bzw. dicke Oxidschicht Für zeitunkritische Bereiche Geringer Leckstrom HVT / HTO-Gatter Leckstromreduzierung bei konstanter Performance!

12 12 Frank Sill Bekannte Techniken Dual-V th /T ox -Schaltung Kritischer Pfad HVT-oder HTO-Gatter LVT-oder LTO-Gatter

13 13 Frank Sill Bekannte Techniken Dual-V th /T ox -Probleme 1/2 LVT/LTO-Gatter haben (relativ) hohen Anteil am Leckstromverbrauch

14 14 Frank Sill Bekannte Techniken Dual-V th /T ox -Probleme 2/2 Ca. 80% aller LVT-Gatter sind schneller als nötig Leckstrom unnötig groß Ca. 80 % der LVT-Gatter

15 15 Frank Sill Neu: Der Mixed Gates-Ansatz Grundideen Einzelne Gatter nur mit einem Transistortyp Transistoren unterscheiden sich nur in V th oder T ox Zwei Gattertypen Einzelne Gatter nur mit einem Transistortyp Transistoren unterscheiden sich nur in V th oder T ox Zwei Gattertypen Bisher: Dual–V th /T ox Einzelne Gatter mit unterschiedlichen Transistortypen Transistoren unterscheiden sich in V th und T ox Drei Gattertypen Einzelne Gatter mit unterschiedlichen Transistortypen Transistoren unterscheiden sich in V th und T ox Drei Gattertypen NEU: Mixed Gates [Sil04b]

16 16 Frank Sill Neu: Der Mixed Gates-Ansatz Neue LVT/LTO-Gatter 1/2 Aber: Nur maximale Verzögerungszeit in Designphase der Schaltung interessant! R 2R C Last Ausgang Eingänge t 01 < t 10 Wie Leckstromreduzierung bei konstanter Gatterverzögerungszeit? VDD GND t 01 : Verzögerungs-zeit für Laden von C Last t 10 : Verzögerungs-zeit für Entladen von C Last

17 17 Frank Sill R 2R Neu: Der Mixed Gates-Ansatz Neue LVT/LTO-Gatter 2/2 Konstante maximale Verzögerungszeit Durchschnittlicher Leckstrom reduziert t 01 = t 10 Lösung: Anpassung der Verzögerungszeiten durch Transistoren mit niedrigem Leckstrom high-V th /T ox low-V th /T ox

18 18 Frank Sill Neu: Der Mixed Gates-Ansatz Dritter Gattertyp Problem: Bisher nur zwei Gattertypen Mehr Leckstrom als nötig high-V th /T ox low-V th /T ox Lösung: Dritter Gattertyp über unterschiedliche Transistortypen Größerer Freiheitsgrad Gleichbleibende Herstellungs- kosten (einmaliger Mehraufwand für Gatterbibliothek)

19 19 Frank Sill Neu: Der Mixed Gates-Ansatz Mixed Gates–NAND2 low-V th /T ox LVTO-GatterF-MG-GatterMG-GatterHVTO-Gatter Verzögerungs- zeit Minimal Mittel Maximal Leckstrom Sehr groß Groß Mittel Gering high-V th /T ox low-V th oder low-T ox high-V th oder high-T ox

20 20 Frank Sill Neu: Der Mixed Gates-Ansatz Mixed Gates–Schaltung

21 21 Frank Sill Anforderungen an neuen Ansatz Designflow Zuweisung der Gattertypen Kapitel 7, [Sil06a] Zuweisung der Gattertypen Kapitel 7, [Sil06a] Formale Beschreibung Synthese Layout Fertigung Umwandlung in Logikgatter Gatterbibliothek Kapitel 6, [Sil07a] Gatterbibliothek Kapitel 6, [Sil07a] Transistormodelle Kapitel 5, [Sil05c] Transistormodelle Kapitel 5, [Sil05c]

22 22 Frank Sill Anforderungen an neuen Ansatz Modell zur Berechung von Verzögerungszeit und Leckstrom Regelwerk für Erstellung einer Mixed Gates-Gatterbibliothek Modell zur Berechung von Verzögerungszeit und Leckstrom Regelwerk für Erstellung einer Mixed Gates-Gatterbibliothek Gatterbibliothek Designregeln für gemischte Gatter

23 23 Frank Sill Ergebnisse Pre-Layout-Simulationen 1/2 59 % 65 nm-Technologie bei 0,9 V

24 24 Frank Sill Ergebnisse Pre-Layout-Simulationen 2/2 24 % 65 nm-Technologie bei 0,9 V

25 25 Frank Sill Zusammenfassung Unterschiedliche Transistortypen innerhalb der Gatter Drei verschiedene Gattertypen Reduzierung der zwei größten Leckstromkomponenten Leckstromreduzierung bei konstanter Performance: –Bis zu Faktor 5 (unmodifizierte Schaltungen) –Durchschnittlich 24 % (Dual-V th /T ox -Schaltungen) Vereint Vorteile von Ansätzen auf Transistor- und Gatterebene Unterschiedliche Transistortypen innerhalb der Gatter Drei verschiedene Gattertypen Reduzierung der zwei größten Leckstromkomponenten Leckstromreduzierung bei konstanter Performance: –Bis zu Faktor 5 (unmodifizierte Schaltungen) –Durchschnittlich 24 % (Dual-V th /T ox -Schaltungen) Vereint Vorteile von Ansätzen auf Transistor- und Gatterebene Mixed Gates-Ansatz

26 26 Frank Sill Zusammenfassung Weitere Ergebnisse Umfassende Einführung in Leckstromproblematik Betrachtungen im Gesamtkontext des neuen Ansatzes in aktuellen Nanometer-Technologien –Analyse der Technologie-Parameter –Regelwerk zur Generierung einer Gatterbibliothek –Erweiterter Algorithmus zur Zuweisung der Gattertypen Analysen zur Anwendbarkeit von Evolutionsstrategien Untersuchungen zu Grenzen der Leckstromreduzierung bei konstanter Performance

27 27 Frank Sill Ausblick Analyse des Einflusses neuer Technologien (bspw. high-k- Materialien, metal gates, …) Kombination mit weiteren Techniken (bspw. Dual-V DD, sleep transistor, … ) Untersuchung des Einflusses von Parametervariationen Mixed Gates-Layout in kommerzieller Technologie

28 Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik 28 Untersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien bei konstanten Performanceanforderungen Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.) der Fakultät für Informatik und Elektrotechnik der Universität Rostock Dipl.-Ing. Frank Sill Rostock, den 5. Dezember 2007


Herunterladen ppt "Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik 1 Untersuchung und Reduzierung."

Ähnliche Präsentationen


Google-Anzeigen