Asynchrone Schaltungen

Präsentation zum Thema: "Asynchrone Schaltungen"—  Präsentation transkript:

1 Asynchrone Schaltungen
Taktlose Gesellen: Asynchrone Schaltungen Dr. Christoph Grimm Professur Technische Informatik J. W. Goethe-Universität Frankfurt Vielen Dank, Herr Krömker! In den nächsten 30 Minuten werde ich Ihnen einen kurzen Überblick über eine eher exotische Klasse von Schaltungen geben: Asynchrone Schaltungen. Hierzu möchte ich zunächst ganz allgemein den Unterschied zwischen Synchronen und Asynchronen Systemen skizziern. (c) Christoph Grimm 2005

2 Synchron/Asynchron synchron Wort vereint zwei altgriechische Wortstämme: syn (mit, gemeinsam) und chronos (Zeit). Es bedeutet im ursprünglichen Sinn „gleichzeitig“ oder „zeitlich übereinstimmend“. Quelle: Wikipedia ( 1 t Der Begriff SYNCHRON vereint zwei altgriechische Wortstämme: Syn für mit, gemeinsam und chronos für Zeit. Synchron bedeutet im ursprüngliche Sinn „gleichzeitig“ oder „zeitlich übereinstimmend. Für Synchronisation sorgt zum Beispiel bei einem Orchester der Dirigent mit seinem Taktstock, nach dem sich alle Musiker richten. Bei elektronischen Schaltungen übernimmt die Rolle des Dirigenten ein gemeinsames, globales Signal, welches als Takt bezeichnet wird. Komplexere Schaltungen arbeiten heute fast immer SYNCHRON, also von einem globalen Takt gesteuert. Aktionen werden von gemeinsamem, globalen Takt synchronisiert. (c) Christoph Grimm 2005

3 Synchron/Asynchron asynchron gegenteilige Bedeutung von Synchron: fehlende Abstimmung, auch: zeitlich versetzt Quelle: Wikipedia ( Keine globale Synchronisation durch Takt. Lokale Synchronisation benachbarter Objekte. Häufig in der Natur – aber bei Schaltungen eher exotisch! Dass es auch anders geht, zeigt uns die Natur. In der Natur ist ASYNCHRONITÄT das vorherrschende Prinzip. Asynchron hat die gegenteilige Bedeutung von Synchron: fehlende Abstimmung oder auch zeitlich versetzt. Eine Synchronisation durch einen Dirigenten oder einen globalen Takt fehlt hier. An Stelle der globalen Synchronisation tritt in asynchronen Systemen meist eine lokale Synchronisation benachbarter Objekte. Obwohl dieses Prinzip in der Natur häufig anzutreffen ist, sind ASYNCHRONE SCHALTUNGEN bislang sehr exotisch. (c) Christoph Grimm 2005

4 Taktlose Gesellen: Asynchrone Schaltungen
Synchrone Schaltungen und ihre Eigenschaften Potenzial und Probleme asynchroner Schaltungen Aktuelle Ansätze (Auswahl) Ausblick Ziel meines Vortrags ist es, Ihnen einen Eindruck des außerordentlichen Potenzials, das in asynchroner Schaltungen steckt zu vermitteln – und einige Probleme zu erläutern, die dazu geführt haben, dass dieses Potenzial bisher brach liegt. Zum Schluss werde ich ausgewählte Ansätze aus der Forschung erläutern, die zu sehr attraktiven Ergebnissen geführt haben - so attraktiv, dass vielleicht in einigen Jahren Asynchrone Schaltungen nicht mehr so exotisch sind, wie heute. Zunächst möchte ich Ihnen das Prinzip der klassischen, synchronen Schaltungen skizzieren. Hieraus resultieren nämlich direkt Probleme, die wir heute mit synchronen Schaltungen haben. (c) Christoph Grimm 2005

5 Synchrone Schaltungen Grundelement: Schaltnetze
Eingabe: Bitvektor X=<x1 ... xn> Ausgabe: Bitvektor Z=<z1 ... zm > = f(x1 , ... , xn) x1 Gatter z1 & T Verzögerungen … & xn zn kombinatorischer Hazard Sowohl synchrone als auch asynchrone Schaltungen enthalten als ein wesentliches Element Schaltnetze. Ein Schaltnetz berechnet für einen eingegebenen Bitvektor X eine boolesche Funktion f, aus der sich die Ausgabe als Z=f(X) ergibt. Leider erscheint die Ausgabe Z nicht sofort am Ausgang. Vielmehr sorgen Verzögerungen in Gattern und Leitungen des Schaltnetzes dafür, dass die einzelnen Bits z1 bis zm erst eine gewisse Zeit zwischen verschiedenen Werten Schwanken, bis sich die korrekte Ausgabe z1 bis zm nach und nach einstellt. Diese kurzzeitigen Fehler werden als kombinatorische Hazards bezeichnet. t 1 zi Richtige Ausgabe erst nach gewisser Zeit … (c) Christoph Grimm 2005

6 Synchrone Schaltungen Synchron sequenzielle Schaltungen
Schaltnetz berechnet aus Eingabe X = <x1 … xn > Zustand Y = <y1 … yp > (gespeichert) Folgezustand W = <w1 … wp> Ausgabe Z = <z1 … zm> Taktsignal - neuer Rechenschritt: Y := W Fast alle Schaltungen sind synchron sequenzielle Schaltungen. Synchron sequenzielle Schaltungen erweitern Schaltnetze um Speicher für einen Zustand. In synchron sequenziellen Schaltungen berechnet ein Schaltnetz aus Eingabe und gespeichertem Zustand eine Ausgabe und einen Folgezustand. Das Schaltnetz benötigt jedoch wie bereits erläutert eine gewisse Zeit, bis Ausgabe und Folgezustand korrekt anliegen. In SYNCHRON sequenziellen Schaltungen signalisiert das Taktsignal den Speichern, wann die Speicher den Folgezustand als Zustand für den nächsten Berechnungsschritt übernehmen können. Dann berechnet das Schaltnetz wieder für die dann anliegende Eingabe X eine Ausgabe und einen neuen Folgezustand, usw. 1 t t_clk (c) Christoph Grimm 2005

7 Synchrone Schaltungen Taktbaum, Taktversatz
Auf Chips sind viele Speicher räumlich weit verteilt und über gemeinsamen Takt synchronisiert. Takt wird auf Chips über den „Taktbaum“ verteilt. Je nach Abstand der Speicher zum Taktgenerator entsteht durch Verzögerungen in den Leitungen ein Taktversatz. Schalt- netz Schalt- netz Schalt- netz Schalt- netz Schalt- netz Schalt- netz In komplexen Schaltungen sind Speicherelemente jedoch nicht an einer Stelle konzentriert, sondern über den ganzen Chip verteilt. Der Takt wird von der Mitte des Chips her durch breite Leitungen bis an den Rand des Chips verteilt. Je nachdem, wie weit das Taktsignal dabei transportiert werden muss, entstehen auch auf dem Taktsignal Verzögerungen. Damit erscheint der Takt je nachdem wo sich die Speicher auf dem Chip befinden ein wenig früher oder später. Die Differenz aus frühestem Erscheinen und spätestem Erscheinen eines Taktsignals wird als Taktversatz bezeichnet. 1 t (c) Christoph Grimm 2005

8 Synchrone Schaltungen Eigenschaften - Rechengeschwindigkeit
Grobes Maß für Rechengeschwindigkeit: Taktfrequenz f = 1/tclk tclk muss größer sein als: Längstmögliche Laufzeit durch Gatternetz und Speicher (incl. Setup/Hold) + maximal möglicher Taktversatz tclk 1 t Die Taktfrequenz von synchronen Schaltungen orientiert sich an „worst-case“ Betrachtungen.  Performance synchroner Schaltungen ist weit unter ihrem tatsächlichen Potenzial. Ein Grobes Maß für die Leistungsfähigkeit einer Schaltung ist die Frequenz des Taktsignals. In Synchronen Schaltungen muss die Periodendauer des Takts so groß sein, dass das Gatternetz selbst im schlimmsten Fall alle Ergebnisse richtig ausgeben kann. Hierbei ist auch ein möglicher Taktversatz zu berücksichtigen. Die Periodendauer des Takts muss also größer sein, als Die längstmögliche Laufzeit zwischen einem Speicherausgang und einem Speichereingang, sowie der zum Speicher nötigen Zeit, PLUS dem maximalen Taktversatz. Die Taktfrequenz von synchronen Schaltungen orientiert sich damit an „worst-case“ Betrachtungen, die nur für einzelne Signalpfade bei bestimmten Berechnungen auftreten, wird aber für alle Signalpfade und Berechnungen als konstant angenommen. Damit ist die Performance synchroner Schaltungen weit unter ihrem theoretisch möglichen Potenzial. (c) Christoph Grimm 2005

9 Synchrone Schaltungen Eigenschaften - Leistungsaufnahme
Leistungsaufnahme ~ Schaltfrequenz * Chipfläche Ungünstig: Taktbaum schaltet ständig mit einer sehr hohen Frequenz Taktbaum heute von Chipfläche her dominant. Leistungsaufname synchroner Schaltungen oft problematisch: Pentium 4 ca. 100 W Leistungsaufnahme (Ströme >50 A) Die Leistungsaufnahme von synchronen Schaltungen wird heute vom Taktbaum dominiert. Eine heute sehr problematische Eigenschaft von Schaltungen ist ihre Leistungsaufnahme. Sie hat mittlerweile einen Wert erreicht, der ohne deutliche Mehrkosten nicht mehr gesteigert werden kann. So hat ein aktueller Mikroprozessor eine Leistungsaufnahme von ca. 100 W, wobei Ströme von deutlich mehr als 50 A, in Spitzen bis zu 200 A auftreten. Die Leistungsaufnahme ist dabei Proportional mit den Schaltvorgängen und der Chipfläche. Eine sehr unglückliche Rolle bei der Leistungsaufnahme spielt immer der Takt: Der Taktbaum nimmt einerseits recht viel Chipfläche ein, hat also schon allein dadurch einen hohen Anteil an der Leistungsaufnahme. Darüber hinaus liegt auf ihm ständig eine sehr hohe Frequenz an, nämlich der Takt, selbst wenn die Schaltung gar nicht rechnet. Im Ergebnis wird die Leistungsaufnahme von synchronen Schaltungen heute vom Taktbaum dominiert. (c) Christoph Grimm 2005

10 Taktlose Gesellen: Asynchrone Schaltungen
Synchrone Schaltungen und ihre Eigenschaften Potenzial und Probleme asynchroner Schaltungen Aktuelle Ansätze (Auswahl) Ausblick Trotz der beschriebenen Probleme arbeiten fast alle Schaltungen nach dem SYNCHRONEN Prinzip, weil es die bislang zuverlässigste und sicherste Methode ist, Schaltungen zu entwerfen. Asynchrone Schaltungen stellen aber mit dem wachenden Anforderungen eine immer wichtiger werdende Alternative. (c) Christoph Grimm 2005

11 Asynchrone Schaltungen Potenzial
Kein globaler Takt, kein Taktbaum notwendig! Vorteile: Bessere Performance: Berechnung unmittelbar nach Eingabe bzw. Zustandsänderung. Niedrigere Leistungsaufnahme: Kein Taktbaum  deutlich weniger Verlustleistung weniger Chipfläche Stromaufnahme nur, wenn gerechnet wird. Asynchrone Schaltungen verzichten auf eine globale Synchronisation. Daher ist kein globaler Takt und auch kein Taktbaum zur Verteilung des Taktsignals auf dem Chip nötig. Die Vorteile sind offensichtlich: Bei Vorliegen von stabilen Werten könnte sofort mit der nächsten Berechnung begonnen werden, ohne auf das langsamste Element warten zu müssen. Dies würde eine deutliche Steigerung der Rechengeschwindigkeit bedeuten. Darüber hinaus würde mit dem Taktbaum auch einer der größten Stromverbraucher entfallen – eine Stromaufnahme würde dann nur noch stattfinden, wenn tatsächlich Berechnungen durchgeführt werden. (c) Christoph Grimm 2005

12 Asynchrone Schaltungen Klassisch: Asynchronous FSM
Asynchronous FSM (Unger’69): Schaltnetz berechnet Zustandsübergangsfunktion Verzögerungen T1 … Tp in Rückführung ersetzen getakteten Speicher. SIC, Single Input Change machine Ein xi, i 2 {1,…,n} ändert sich, Schaltnetz berechnet Z, W (2) Solange Y  W: Y := W; Schaltnetz berechnet Z, W; (3) Goto (1) Eine ASYNCHRONE Schaltung wird klassisch nach dem Modell der Asynchronous Finite State Machine oder AFSM von Unger realisiert. Dabei werden die Speicher in den Rückführungen durch taktunabhängige Verzögerungen T1 bis Tp ersetzt. Unger nennt für die AFSM drei Betriebsmodi. Der einfachste Betriebsmodus ist der der Single Input Change Machine SIC: 1.) Bei einer Single Input Change Machine ändert sich ein EINZIGES Bit des Eingabevektors X, und die AFSM berechnet den Nächsten Zustand W und die Ausgabe Z. 2.) Solange für die gegebene Eingabe der Folgezustand ungleich dem aktuellen Zustand ist, wird ein neuer Folgezustand berechnet und – nach der Verzögerung – als Zustand übernommen. Erst, wenn der der Folgezustand gleich dem aktuellen Zustand ist, ist ein stabiler Zustand erreicht. 3.) Erst nachdem ein stabiler Zustand erreicht ist, kann ein anderes Bit geändert werden. (c) Christoph Grimm 2005

13 Asynchrone Schaltungen Klassisch: Asynchronous FSM
MIC, Multiple Input Change machine Bei (1) können sich mehrere xi „gleichzeitig“ ändern. Unrestricted Input Change machine Bei (2) wird nicht bis zu Stabilität iteriert, sondern direkt neue Eingabe. Bei der MIC können sich mehrere Bits der Eingabe gleichzeitig ändern. Bei der Unrestricted Input Change Machine UIC können Eingaben jederzeit, also nicht nur nach Erreichen eines stabilen Zustands geändert werden. (c) Christoph Grimm 2005

14 Asynchrone Schaltungen Problem …
Kombinatorische Hazards Zeitweise liefert Schaltnetz falsche Ergebnisse … Durch geeignete Schaltnetze leicht zu vermeiden. Sequenzielle Hazards Ursache: Mehrkomponentenübergänge an Eingängen des Schaltnetzes Wie man sich leicht vorstellen kann, führt das Fehlen eines Taktsignals zu einer ganzen Reihe schwer wiegender Probleme. Wie wir wissen, dauert es bei Schaltnetzen eine gewisse Zeit, bis die richtigen Ausgaben für Ausgabe und nächsten Zustand berechnet sind. Das temporäre Erscheinen falscher Ausgaben wird als kombinatorischer Hazard bezeichnet. Kombinatorische Hazards sind eine Eigenschaft der Realisierung des Schaltnetzes. Sie können bei der Realisierung leicht vermieden werden. Ein großes Problem sind dagegen sequenzielle Hazards, die durch die Rückführung entstehen. Selbst, wenn keine kombinatorischen Hazards vorliegen, können durch Mehrkomponentenübergänge an Eingaben oder Rückführungen falsche Zustandsübergänge entstehen. (c) Christoph Grimm 2005

15 Asynchrone Schaltungen Mehrkomponentenübergänge
Mehrkomponentenübergänge = Änderung von mehr als 1 Bit. Beispiel: Übergang Bitvektor (Eingabe) X=„00“  X=„11“ Asynchrone Schaltung: Je nachdem, in welcher Reihenfolge sich Bits ändern: 00  10  11 oder 00  01  11 oder  Dieses Phänomen wird als Lauf bezeichnet. 1 1 1 1 Mehrkomponentenübergänge liegen immer dann vor, wenn ein Eingabevektor sich in mehr als einem Bit ändert. Betrachten wir zum Beispiel den Übergang einer Eingabe X von 00 nach 11. Praktisch werden sich die zwei zu ändernden Bits nie genau und exakt gleichzeitig ändern. Abhängig von Gatterlaufzeiten und Verdrahtung wird sich eines der Bits vorher ändern, so dass am Eingang die Sequenz 00  10  11 oder 00  01  11 anliegt. Mit steigender Anzahl von Literalen wächst die Anzahl möglicher Läufe exponentiell. Bei SYNCHRONEN Schaltungen ist dies kein Problem: Hier die Eingaben nur zu diskreten Zeitpunkten betrachtet, und bei der Wahl der Taktfrequenz stellt man sicher, dass diese so niedrig ist, dass nur die Endzustände betrachtet werden. Bei ASYNCHRONEN Schaltungen dagegen kann jede Eingabe unmittelbar zu einem Zustandsübergang führen. Das heißt, dass bei Asynchronen Schaltungen bei unserem Beispiel, abhängig von den Laufzeiten, die Eingabesequenzen 00  10  11 oder 00  01  11 oder 00  11 anliegen und zu Zustandsübergängen führen können. Dieses Phänomen wird als LAUF bezeichnet. Synchrone Schaltung: Nur Werte, die durch Takt bestimmt werden, werden betrachtet, also 00  11 (c) Christoph Grimm 2005

16 Asynchrone Schaltungen Problem: Kritische Läufe
Beispiel: Asynchrone 2-Bit Zählerschaltung mit kritischem Lauf Je nach Zustandsübergangsfunktion können Läufe zu unterschiedlichen Folgezuständen führen. Läufe, die abhängig der Laufzeit von Gattern oder Leitungen zu unterschiedlichen Folgezuständen führen, werden als KRITISCHE Läufe bezeichnet. Ich kann Ihnen die Auswirkung eines kritischen Laufs an einem einfache 4-Bit Zähler demonstrieren. Erscheinen die rückgekoppelten Folgezustände y1, y2 gleichzeitig an den Zustandsvariablen y1, y2, so arbeitet diese AFSM als Zähler. Beachten Sie, dass die Zustandscodierung zwei Mehrkomponentenübergänge enthält, und zwar den Übergang des Zustands von 01 nach 10 und den von 11 nach 00. Ändert sich die Laufzeit nur ein bisschen, so führt das zu falschen Zustandsübergängen. Läufe, die zu unterschiedlichen Folgezuständen führen, werden als kritische Läufe bezeichnet. Vermeidung: geeignete Zustandscodierung, Timing: Verzögerungen einführen. (c) Christoph Grimm 2005

17 Asynchrone Schaltungen Problem: Essenzielle Hazards
Läufe können nicht nur an den Zuständen auftreten, sondern auch zwischen Eingaben und Rückkopplungsvariablen. Solche Läufe werden als ESSENZIELLE HAZARDS bezeichnet. Die Auswirkungen von essenziellen Hazards lassen sich durch die Wahl einer anderen Zustandsübergangsfunktion bzw. eine andere Zustandscodierung oder durch das Einfügen von Verzögerungsgliedern in den Rückführungen vermeiden. Ein essenzieller Hazard ist ein kritischer Lauf zwischen einer Eingangsvariablen und einer Rückkopplungsvariablen. Vermeidung: andere Zustandsübergangsfunktion, Timing: Verzögerung in Rückführungen einfügen. (c) Christoph Grimm 2005

18 Also doch lieber synchron ?
Synchrone Schaltungen und ihre Eigenschaften Potenzial und Probleme asynchroner Schaltungen Aktuelle Ansätze (Auswahl) Ausblick Wie wir gesehen haben, führt selbst der Entwurf einfacher ASYNCHRONER FSMs zu großen Problemen. Obwohl sich die Forschung sehr stark auf den Synchronen Ansatz konzentriert hat, hat es in den letzten Jahren auch beim Entwurf ASYNCHRONER Schaltungen eine Reihe wichtiger Fortschritte gegeben. Die wichtigsten Ansätze möchte ich Ihnen kurz vorstellen. (c) Christoph Grimm 2005

19 Aktuelle Ansätze (Auswahl)
Modellierung asynchroner Schaltungen Lokale Synchronisation Baukästen für komplexe Systeme Aktuelle Ansätze zur Forschung lassen sich strukturieren in 1.) Bessere Methoden zur Modellierung asynchron sequenzieller Schaltungen als die klassischen. Ein verbreiteter Ansatz hierzu sind Burst-Mode Automaten. 2.) Methoden zur lokalen Synchronisation, mit denen man einfache Asynchrone Schaltungen zu komplexen Schaltungen verbinden kann. 3.) Baukastensysteme, die zum Aufbau auch komplexer asynchroner Systeme geeignet sind. (c) Christoph Grimm 2005

20 Aktuelle Ansätze (Auswahl) Lokale Synchronisation
Sender Empfänger Daten Bundled Data: +/- REQ: Daten gültig +/- ACK: Daten übernommen REQ Hand- shake Hand- shake ACK Dual rail: 2 Leitungen/Bit: 00 = Ungültig = = = Fehler Sender Empfänger Das Prinzip der lokalen, asynchronen Synchronisation ist sehr einfach: Eine Schaltung, die Daten auf mehreren Leitungen an einen Empfänger senden will, signalisiert die Gültigkeit der Daten durch eine Signal „REQUEST“. Wenn der Empfänger die Daten übernommen hat, bestätigt er den Empfang mit dem Signal „ACKNOWLEDGE“. Durch diese Synchronisation kann der Empfänger die Gültigkeit aller Daten abwarten und so Läufe auf Eingaben vermeiden. Hierbei wird zwischen der Bundled Data – Übertragung und der Dual-Rail – Übertragung unterschieden. Bei der Bundled Data Übertragung werden zwei separate Leitungen für die Synchronisation verwendet. Bei der Dual Rail – Übertragung werden dagengen pro Bit zwei Leitungen verwendet und wie folgt codiert … ……….. ACK (c) Christoph Grimm 2005

21 Aktuelle Ansätze (Auswahl) Sutherland´89: Micropipeline
REQ ACK REQ (in) T ACK (in) C1 C3 REQ Async. Sch. Async. Sch. Speicher Latch Speicher Latch Speicher Latch ACK Mit der lokalen Synchronisation kann man prinzipiell asynchrone Systeme aus einfachen asynchronen Schaltungen aufbauen. WIRKLICH effizient werden die Systeme jedoch erst, wenn die einzelnen Schaltungen auch parallel arbeiten können. Hierzu müssen die Eingaben der Schaltungen gespeichert werden, bis das Ergebnis der Schaltung verarbeitet ist. Eine bahnbrechende Entwicklung auf dem Weg zu asynchronen Systemen sind hier die Micropipelines von Sutherland. Sutherland verwendet die hier gezeigte Struktur aus drei Speichern, um aus zwei asynchronen Schaltungen ein asynchrones System zu bauen, wobei die Schaltungen PARALLEL arbeiten können. Ergebnisse und Eingaben werden dabei in den Speichern, hier grün gezeichnet, gespeichert. REQ ACK C2 ACK (out) REQ (out) (c) Christoph Grimm 2005

22 Aktuelle Ansätze (Auswahl) Vergleich von Ergebnissen
Amulet2e: ARM7 – Prozessor, asynchron implementiert (Micropipeline) TITAC-2: MIPS R2000-Prozessor asynchron implementier (Micropipeline) ARM7 Amulet2e Prozess 600nm 500nm #Transistoren Cache 8kByte 4kByte Rechenleisung 23 MIPS 38 MIPS TITAC-2 MIPS #Transistoren Versorgungsspg. 3.3V 5V Leistungsaufn. (mit Cache) 1W 2W 2W ./. Rechenleisung (mit Cache) 26,5 MIPS 54,1 MIPS 12 MIPS .´/. Micropipelines waren der Durchbruch, der eine Reihe von asynchronen Prozessor-Designs ermöglichte. Die Ergebnisse habe ich hier einmal zusammengefasst. (…) TITAC-2: Versorgungsspg. 1.5V-6V Chiptemperatur -196°C – 100°C (c) Christoph Grimm 2005

23 Aktuelle Ansätze (Auswahl) auch noch wichtig und interessant …
Muller-C-Gates Burst - Mode Automaten Automatische Synthese aus z. B. aus Petri-Netzen, OCCAM, etc. Schnittstelle synchron/asynchron !!! Zero-Convention-Logic … (c) Christoph Grimm 2005

24 Ausblick … Werden alle Schaltungen asynchron aufgebaut?
Sicher nicht: Es fehlen Tools, Erfahrung und „Notwendigkeit“. Aber Asynchrone Schaltungen werden öfter Nischen erobern, insbesondere bei extremen Anforderungen für Low-Power, z. B. in Handy, Medizintechnik Beispiel Philips: Asynchroner Mikroprozessor für Low-Power Anwendungen: ¼ Leistungsaufnahme verglichen mit synchroner Realisierung, die für „Low-Power“ optimiert war. (c) Christoph Grimm 2005

25 Literatur S. Unger: Asynchronous Sequential Switching Circuits, Wiley-Interscience, 1969. I. Sutherland: Micropipelines, Communications of the ACM, June 1989. Sonderheft „Asynchronous Circuits“ IEEE Transactions Vol. 87, No. 2, Februar 1999, IEEE Press 1999. E. Brunvand, S. Nowick, K. Yun: Practical Advances in Asynchronous Design and in Asynchronous/Synchronous Interface, Proceedings of Design Automation Conference 1999, New Orleans. IEEE Press. A. Davis, S. M. Nowick: An Introduction to Asynchronous Circuit Design. Internal Report, University of Utah UUCS (c) Christoph Grimm 2005