Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler,

Ähnliche Präsentationen


Präsentation zum Thema: "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler,"—  Präsentation transkript:

1 Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler, Prof. Loogen Technische Informatik II (für Bachelor) Vorlesung 4:Implementierung kombinatorischer Schaltungen , v7 Themen: 1.Schaltnetzrealisierung 2.Praktischer Schaltungsentwurf, PLA, PAL 3.FI, FO, Hazards

2 Seite 2 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Realisierung verwendet DNF oder KNF (SOP, POS), also hauptsächlich AND- und OR- Funktionen. In der Praxis NAND und NOR (Technologie und Ressourcenabhängig). Praktische Grundfunktionen

3 Seite 3 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Grundfunktionen Konjunktion (AND) y = x 0 x 1 x 2 y = x 0 + x 1 + x 2

4 Seite 4 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Grundfunktionen Disjunktion (ODER) y = x 0 + x 1 + x 2 y = x 0 x 1 x 2

5 Seite 5 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Realisierung einer Funktion in DNF mit NAND Gattern (Beispiel) NAND Grundfunktion Funktion in DNF ab + ab

6 Seite 6 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Realisierung einer Funktion in KNF mit NOR Gattern (Beispiel) NOR Grundfunktion Funktion in KNF (a+b) · (a+b)

7 Seite 7 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Funktion eines Dekodierers (Decoder) Decoder-Verhalten

8 Seite 8 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Realisierung eines Dekodierers (Decoder) Realisierung X 0 x 1 x 2

9 Seite 9 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Funktion eines Multiplexers MUX-Verhalten … x0x0 X n-1 … e0e0 e N-1 y N = 2 n Einer aus vielen Eingängen wird nach Ausgang y durchgeschaltet

10 Seite 10 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Funktion eines De-Multiplexers DEMUX-Verhalten … x0x0 X n-1 … y0y0 y N-1 e N = 2 n Ein Eingang wird auf einer aus vielen Ausgänge durchgeschaltet

11 Seite 11 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Funktion eines Vergleichers Bit-Vergleicher Realisierung

12 Seite 12 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Computer-Arithmetik In diesem Abschnitt sollen einige grundlegende Techniken vorgestellt werden, mit denen in Computern arithmetische Operationen ausgeführt werden. Das dabei erworbene Wissen werden wir später in den Abschnitten über Schaltwerke, ALU-Aufbau und Rechnerarchitektur vertiefen.Addition Wir kennen bereits einen Volladdierer. Es ist ein Schaltnetz mit drei Eingängen a, b, c in und zwei Ausgängen s und c out. Der Volladdierer ist in der Lage, drei Bits zu addieren und das Ergebnis als 2-Bit-Zahl auszugeben. Das Ergebnis der Addition liegt zwischen 0 und 3 und ist daher in zwei Bits zu codieren. Wir sehen hier das Schaltbild eines Volladdierers und im folgenden seine Wertetabelle: VA a b c in c out s Arithmetische Grundfunktionen

13 Seite 13 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) abc in sc out Häufig realisiert man einen Volladdierer nicht in DMF sondern in einer mehrstufigen Form, wobei man sogenannte Halbaddierer benutzt. Halbaddierer sind Schaltnetze, die zwei Bits addieren können (und demzufolge ein Ergebnis im Bereich 0 bis 2 produzieren). Durch Zusammenschalten von zwei Halbaddierern und einem Oder-Gatter erhält man die Funktionalität eines Volladdierers. Wir sehen im folgenden das Schaltsymbol eines Halbaddierers, seine Wertetabelle und den Aufbau eines Volladdierers aus Halbaddierern. Voll-Addierer (VA)

14 Seite 14 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Zwei Zahlen A und B, je 1 Bit werden addiert, um die Summe S und den Übertrag C zu berechnen: HA A B S C Halb-Addierer Eingang Ausgang A B S C S A B C A B A B C = A B SABAB =+ C A B S

15 Seite 15 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) HA a b c out s HA a b c in c out s Volladdierer aus zwei Halbaddierern und einem Oder-Gatter C A B S Volladdierer aus zwei Halbaddierern

16 Seite 16 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Nun wollen wir aber in der Regel längere Operanden addieren, zum Beispiel die Binärzahlen A= a n- 1 a n-2...a 1 a 0 und B= b n-1 b n-2...b 1 b 0. Natürlich könnte man ein dafür erforderliches Addierwerk in DNF oder DMF aufbauen. Dies bringt aber eine Reihe von Problemen mit sich: Für jedes n ergibt sich eine völlig andere Realisierung. Das Fan-in und das Fan-out an den Gattern wächst polynomial mit n. Insbesondere wegen dieser zweiten Eigenschaft ist der zweistufige Aufbau z.B. in DMF nicht sinnvoll. Stattdessen verwendet man im einfachsten Fall eine Kette von Volladdierern, die im Grunde genau das machen, was wir von der Addition in der „Schulmethode“ kennen. Man beginnt mit den LSBs (least significant bits), addiert diese, erzeugt einen Übertrag, mit dessen Kenntnis man das nächste Bit bearbeiten kann, usw. Ein entsprechendes Schaltnetz sieht dann so aus: VA a 0 b 0 c in0 = 0 c out0 s 0 VA a 1 b 1 c in1 c out1 s 1 VA a 2 b 2 c in2 c out2 s 2 VA a n-2 b n-2 c inn-2 c outn-2 s n-2 VA a n-1 b n-1 c inn-1 c outn-1 s n-1 =1 Overflow 2-Komplement (Überlauf)

17 Seite 17 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Programmierbare Grundstrukturen DNF-Implementierung in 2 stufiger AND/OR/NOT Logik Produkt TermeOR-Verknüpfung

18 Seite 18 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) ROM-Programmierung ROM: Read Only Memory (Festwert-Speicher) Abstrakte ROM-Programmierung

19 Seite 19 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) PLA-Programmierung PLA: Programmable Logic Array Abstrakte PLA-Programmierung

20 Seite 20 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) PLA-Programmierung PLA: Programmable Logic Array Abstrakte PLA-Programmierung

21 Seite 21 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Betrachtungen zum Schaltungsentwurf Fan Out FO : Ausgangslastfaktor Ausgangs-Belastbarkeit Fan In FI : Eingangslastfaktor FO > 8 Da 8xFI als Last vorhanden

22 Seite 22 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Betrachtungen zum Schaltungsentwurf Verzögerungszeiten t HL, t LH Zeit Spannung Ausgang (ideal Verhalten) (Real-Verhalten)

23 Seite 23 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Betrachtungen zum Schaltungsentwurf Verzögerungszeiten t HL, t LH Berechnungsbeispiel Zeit Spannung (Real-Verhalten) FI=4 Verzögerungszeit t HL = ( 4 x t u + k · L +.. ) ns L cm t u Verzögerungsbeitrag Pro Last K Verzögerungsbeitrag Pro cm

24 Seite 24 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Praktische Betrachtungen zum Schaltungsentwurf statischer und dynamischer Hazard (statischer Hazard) Zeit Spannung statischer 1 Hazard Zeit Spannung statischer 0 Hazard (dynamischer Hazard) Zeit Spannung dynamischer 0-1 Hazard Zeit Spannung dynamischer 1-0 Hazard

25 Seite 25 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Funktions-Hazard Hazard-frei da - Unit-Distance Sprung (nur ein Bit wechselt!) Die Reihenfolge der Belegungswechsel ist entscheiden, ob ein Hazards auftritt oder nicht! Praktische Betrachtungen zum Schaltungsentwurf Zeit Spannung statischer 0 Hazard Zeit Spannung statischer 1 Hazard

26 Seite 26 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Struktur-Hazards Wechsel von x 15 zu x 7 X 3 durch den Inverter verzögert, dadurch beide UND-Gatter kurz auf 0 => y0 kommt kurz auf 0 Vermeiden eines struktur Hazards durch redundante Terme Praktische Betrachtungen zum Schaltungsentwurf Hazards Beseitigung:


Herunterladen ppt "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler,"

Ähnliche Präsentationen


Google-Anzeigen