Performancevergleich DSP vs. FPGA

Slides:



Advertisements
Ähnliche Präsentationen
FPGA-Anwendung in der digitalen Bildverarbeitung
Advertisements

Physical Layer. Link Layer Host Controller Interface L2CAP Attribute Protocol Attribute Profile PUIDRemote ControlProximityBatteryThermostatHeart Rate.
Inhalt – Technische Grundlagen
:33 Internet Applikationen – Hard und Softwareplattform Copyright ©2003, 2004 Christian Donner. Alle Rechte vorbehalten. Architektur Moderner.
HMI / HMI-SPS XV400 HMI oder HMI-PLC – die CompactFlashTM entscheidet
Menu Ziel von Nano-World GRS Experimentieren heute Das Konzept der Virtuellen Hardware Software-Lösungen Protokolle.
Network-on-Chip basierende Laufzeitsysteme für dynamisch rekonfigurierbare Hardware Ronald Hecht Institut für Mikroelektrotechnik und Datentechnik Universität.
Neuerungen in PalmOS® 5 Florian Schulze (SS 2003).
Kooperierende autonome Fahrzeuge
0 Energieeffiziente Compilierung für Digitale Signalprozessoren Markus Lorenz Peter Marwedel Rainer Leupers Projekt Prozessorarchitekturen und Compilertechniken.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Funktionsmerkmale und Vorteile Die Intel Core i7 Prozessoren der zweiten Generation verfügen über folgende Funktionsmerkmale: Die Intel® Turbo-Boost-Technik.
Einsatz des Level-1-Kalorimeter-Trigger Jet/Energiesummen-Moduls bei ATLAS Teststrahlmessungen am CERN.
Technische Informatik I (SS 2006) 1 Teil 5: Embedded Systems 5c: DSPs (Digitale Signal Prozessoren)
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 12.1.
Algorithmische Geometrie
Einführung in die Technik des Internets
Schnittstellen in der Bildverarbeitung
n4 Streaming Media System
Open Source Prozessor Leon2 Peer Royla und Marco Siebert RST-Labor WS 04/05 Prof. Dr.-Ing. Thomas Risse.
EPIC, IA-64 und Itanium Eine Kurzpräsentation von Jan Hübbers bei Prof. Dr.-Ing. Risse im Fach Labor Rechnerstrukturen an der Hochschule Bremen
Digital Audio Medientyp digital audio representation
Inhalt Der Cell Prozessor Aufbau des Cells Platine Block Diagramm
Random Heightmap on GPU
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren
INSTITUT FÜR DATENTECHNIK UND KOMMUNIKATIONS- NETZE 1 Harald Schrom ViEWcon08.
Fachprojekte „Entwurf Eingebetteter Systeme”
Duo- und Quad Prozessor-Architektur
CPLD/FPGA-Programmierung mit E-blocks. Wozu die CPLD/FPGA-Programmierung untersuchen? Zusammenhang zur modernen Digitalen Elektronik Verschwinden der.
Effiziente Algorithmen
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Aufbau und Funktionsweise
HW/SW Partitioning – Ein Fallbeispiel aus dem Aerospace-Bereich
F.Ladstätter und R.Elsässer VP Wissenschaftliches Arbeiten und Präsentation 13. Dezember 2001.
Weltweite Kommunikation mit Exchange Server über das Internet
Präsentation von Alexander Schönfeld
Die Finalisten für den Advanced Encryption Standard Advanced Encryption Standard Herbert Frohner Sebastian Hegenbart Joachim Kerschbaumer.
INTEL Pentium 4 Prozessor
FPGA... ein Versuch. Uli Schäfer 1. Historie: PLD Uli Schäfer 2 Schaltungsgrösse wächst drastisch mit Zahl der Eingänge CPLD = Array + Flipflops + macro.
Your name Bedeutung von Internet- Technologien Gruppe 1 Andreas Feuerstein Philipp Hochratner Christian Weinzinger.
Hardware / Software Codesign Hardware versus Software.
Thin Clients IGEL smart-132.
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
Embedded Systems Prof. Dr. H. Kristl
Ein Vortrag von Simon Bayer
Multiprozessoren: Herausforderung für die Software
Hardware / Software Codesign Hardware vs. Software: Maßnahmen zur Erreichung der Design-Ziele.
Kostenfaktoren für einen Asic HW/SW Codesign 2007 Mark VOLCIC
Version X des Programms: Datenaustausch-Probleme % ( ) (WIRBEL-BASISTEIL GR. 52) N1G29X150Y85I150J25 N2G0X150Y25 Version Y des Programms:
Eine Übersicht von Margarete Streitwieser
DDR vs. RDRAM Ein Vergleich von Speichertechnologien Bernhard Fiser Stefan Schönauer.
Rechnerarchitekturen
Funktionsgenerator auf PCI Karte
Komplexitätsmanagment
ESYCS - Studie 7 „Embedded Hardware“
System zur Videokompression Simone Buzzi Simon Häne Giuseppe Schiavello.
Directors Prof. Dr.-Ing. K.D. Müller-Glaser Prof. Dr.-Ing. J. Becker Prof. Dr. rer. nat. W. Stork Institute for Information Processing Technology.
Clustering Clustering mit openMosix von Christian Wiese Stefan Krause.
Directors Prof. Dr.-Ing. K.D. Müller-Glaser Prof. Dr.-Ing. J. Becker Prof. Dr. rer. nat. W. Stork Institute for Information Processing Technology.
JABBA: Flexibles Web - Interface Semesterarbeit von Thomas Zwicker, Thomas Moser und Lukas Karrer Prof. L. Thiele Betreuung: J. Greutert TIK ETH Zürich.
Betriebssysteme: Mac OS
Distributed Database Systems Parallele Datenbanksysteme von Stefan Schneider.
Dr. Klaus Ruhlig Technology & Product Consulting Sun Microsystems, München Skalierbare Rechnerarchitekturen für ein DWH: Eine vergleichende Analyse.
Technologietag Baugruppentest Wege der Standardisierung im Funktions- und EOL-Test Markus Koetterl National Instruments Germany GmbH.
A. Steininger TU Vienna 1 Multicore eleganter Work-Around um die Design-Crisis Problemverschiebung in die SW (= auf höhere Ebene) ABER: hohe Parallelität.
Hardware / Software Codesign Hardware versus Software.
FPGA-Design VHDL-basierter Designflow für FPGAs
Arbeitsumgebung des FPGA Boards von PLDA
 Präsentation transkript:

Performancevergleich DSP vs. FPGA Werner FRIESENBICHLER 0526423

Aufgabenstellung Wählen Sie (begründet) einzelne Benchmark-Applikationen und diskutieren Sie Hinweise dafür, warum diese auf einem FPGA bzw. auf einem DSP bessere Performance erreichen können.   Wie sieht das für ASIC bzw. Standard-Prozessor aus? Lassen sich allgemeine Schlüsse für einen Performance-Vergleich HW/SW ziehen?

Benchmarks für digitale Signalverarbeitung Einfache Operationen der digitalen Signalverarbeitung MAC/s (Mutliply and Accumulate), einfach aber ungenau Volle Applikation – System Performance Modem, Decoder, zu aufwendig, für DSPs alleine ungeeignet Kernels FFT, FIR, IIR, Viterbi-Decoder, optimal für DSPs aber auch für FPGAs? Für FPGAs sind solche Kernels ungeeignet Nicht nur dezidierte DSP-Einheiten sondern auch verteilte Ressourcen Unterschiedliche Realisierungsmöglichkeiten Was geben nun die Hersteller an?

Benchmark Vergleich DSP FPGA … bis zu 40x schneller als DSPs Texas Instruments, C6x Serie, 1 GHz, 8 GMAC/s, 1.65 W, $100, (Fixed P.) Analog Devices, TigerSharc, 600 MHz, 4.8 GMAC/s, 1.5 W, $177, (Floating P.) FPGA Altera Stratix II: 384 18x18-bit Mult., 450 MHz, 346 GMAC/s, z.B. 3.45 mW/MHz pro Mult., $200 - $10.000 Xilinx Virtex-5 SXT, 550 MHz, 350 GMAC/s, >$300 Xilinx Spartan-3A DSP, 30 GMAC/s, $30 (!) (Xilinx Feb 2007) … bis zu 40x schneller als DSPs Stimmt das auch in der Realität?

DSP-Benchmarks für FPGAs Berkley Design Technology Inc. (BDTI) => einzelne Algorithmen sind ungeeignet für einen echten Performance-Vergleich DSP vs. FPGA Betrachtung einer kompletten Applikation Beispiel: OFDM-Empfänger (http://www.bdti.com/)

Vergleichsparameter & Ergebnisse Zwei Ziele festgelegt: 1) Maximierung der Anzahl der Kanäle 2) Minimierung der Kosten pro Kanal Ergebnisse (2006) Sind FPGAs daher besser ? 20 x

Resümee des BDTI-Benchmarks FPGAs zeigen höhere Performance als DSPs, aber ... FPGA schlägt DSP in Kosten / Kanal (Faktor 10-20) Höhere Gesamtkosten Komplexerer Designprozess (VHDL, Verilog, Synthese, Hardwarekenntnisse) Softwaretechniker haben oftmals keine adequate Ausbildung in Hardware-Entwicklung und Hardware-Entwurfssprachen Nicht so ausgereifte Design-Tools wie für DSPs (trotz IP-Cores)

Gründe für unterschiedliche Performance DSP 1 oder 2 Rechenwerke Optimaler Zugriff auf Befehls- und Datenspeicher Effizienter Befehlssatz (VLIW) Serieller Algorithmus auf Geschwindigkeit optimiert FPGA „Sea of Gates“ hohe Anzahl von DSP-Funktionen (Multiplizierer) = viele Rechenwerke Paralleler Algorithmus Probleme bei Speicherzugriff, variable Koeffizienten Performance hängt stark von der Applikation ab

Performance-Vergleich HW/SW Stärken Hardware (FPGA) Repetitive Algorithmen Hohe Rechenleistung durch Parallelisierung Unterschiedliche Bit-Breiten in einem System (Resolution Optimization) Physikalische Layer-Implementierung (Ethernet) Validation / Verifikation nicht so aufwendig wie in SW Software (DSP) Adaptive Algorithmen, Verzweigungen Billig – Consumer Products Kurze Entwicklungszeiten Timinganalyse unkritischer (vgl. SPEAR) Floating Point Units bereits vorhanden Protokoll-Stacks (TCP, UDP) Pre-Processing Post-Processing

Schlussfolgerung: Warum nicht beides nutzen... FPGA als Co-Prozessor eines DSP Bildverarbeitung FPGA übernimmt repetitiven Aufgaben (Filter, Maskierung, etc.), DSP kümmert sich um Objekterkennung und Programmfluss JPEG2000 (10x höhere Performance mit Co-Prozessor, http://www.broadmotion.com) Kommunikation, Netzwerk Navigationsempfänger, Radar, Aerospace, Military

ASIC & Standardprozessor höhere Packungsdichte, mehr Performance, geringe Verlustleistung, billiger bei hohen Stückzahlen nicht rekonfigurierbar, hohe Einmalkosten Standardprozessor (Pentium, PowerPC) 64-bit Architektur (4 x Standard DSP), SIMD Instruction Sets, höhere Peak-Performance als DSPs höhere Leistung, teurer, Probleme beim Handling großer Datenmengen, Ausführungszeiten schwierig vorhersagbar – Probleme bei Echtzeitanwendungen (http://www.bittware.com)

DSP vs Standardprozessor (1) FIR Filter (Clockzyklen) www.univ.trieste.it/~carrato/didatt/dsp_mcu/dsp/slides/dsp_intro_3.ppt

DSP vs Standardprozessor (2) FIR Filter (Ausführungszeit in Mikrosekunden)

DSP vs Standardprozessor (3) Leistungseffizienz

Quellen http://www.xilinx.com http://www.altera.com http://www.analog.com/processors http://dspvillage.ti.com http://www.dsp-fpga.com http://www.bdti.com The Art Of Processor Benchmarking: What makes a good benchmark, and why you should care (http://www.bdti.com/articles/artofbenchmarking.pdf) http://www.embedded.com Altera FPGA Replaces 64 DSP Devices in Fairlight's New Media Processing Engine (http://www.altera.com/corporate/news_room/releases/products/nr-fairlight.html)