Speicherglieder Aufgabe: - Aufnehmen - Speichern - Abgeben Hardwaretechnische Grundlagen I Speicherglieder DIN 44300/90 Aufgabe: - Aufnehmen - Speichern - Abgeben von binären Schaltvariablen (0,1). Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Latches (Riegel) S Q Q R Verhalten: Eingang S soll den Speicher setzen Hardwaretechnische Grundlagen I Latches (Riegel) Verhalten: Eingang S soll den Speicher setzen (S = 1 Ausgang Q = 1) Eingang R soll den Speicher rücksetzen (R = 1 Ausgang Q = 0) Speichern bei R = S = 0, Q behält letzen Wert Verboten: R = S = 1 S Q Zustandstabelle S R Q Q 0 0 wie vorher (speichern) 0 1 0 1 1 0 1 0 1 1 0 0 unzulässig Q R A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 S = Set (Setzen) R = Reset (Rücksetzen) Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Latches - Wertetabelle Hardwaretechnische Grundlagen I Latches - Wertetabelle S R Q Q Q t+1 Q t+1 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 0 0 Speichern Reset (Zurücksetzen) Set (Setzen) Undefiniert Kehrt man von den Zuständen R=S=1 zum Zustand R=S=0 zurück, springt die Latch in einen ihrer beiden stabilen Zustände, entweder Set oder Reset, je nachdem, welcher Eingang am längsten im Zustand 1 verbleibt. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I Latches / Set: R=0, S=1 Bei Eingabe von R=0 und S=1 erzeugt die Schaltung die Ausgabe Q=1. Die Schaltung speichert das 1 Bit, sie hat den Zustand 1 angenommen. 1 Q 1 Zustandstabelle S R Q Q 0 0 wie vorher (speichern) 0 1 0 1 1 0 1 0 1 1 0 0 unzulässig Q A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Latches / Reset: R=1, S=0 S Q Q 1 R Hardwaretechnische Grundlagen I Latches / Reset: R=1, S=0 Bei Eingabe von R=1 und S=0 erzeugt die Schaltung die Ausgabe Q=0. Wechselt man auf R=0, so bleibt Q=0, der Wechsel macht sich am Ausgang nicht bemerkbar. Die Schaltung speichert das 0 Bit, sie hat den Zustand 0 angenommen. S Q Zustandstabelle S R Q Q 0 0 wie vorher (speichern) 0 1 0 1 1 0 1 0 1 1 0 0 unzulässig Q 1 R A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Latches / Speichern: R=0, S=0 Hardwaretechnische Grundlagen I Latches / Speichern: R=0, S=0 Wechselt man auf R=0, so bleibt Q=0, der Wechsel macht sich am Ausgang nicht bemerkbar. Wechselt man auf S=0, so bleibt Q=1, der 1 0 0 S Q 1 0 0 Zustandstabelle S R Q Q 0 0 wie vorher (speichern) 0 1 0 1 1 0 1 0 1 1 0 0 unzulässig Q 0 1 0 R A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I Taktung Einführung eines Taktsignals, um die Änderung der Zustandsvariablen in der inaktiven Taktphase zu vermeiden. Dazu werden die beiden Eingänge durch je ein UND-Gatter mit diesem Takt verknüpft. Unterscheidung zwischen Pegelsteuerung und Flankensteuerung. Enable / Strobe: Takteingang ist gleich 1. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Getaktete SR-Latches S Q Q R Takt Hardwaretechnische Grundlagen I Getaktete SR-Latches S Q Takt Q R Taktgeber = 0 : Beide AND-Gates = 0, unabhängig von S und R Taktgeber = 1 : S und R wirksam Zweideutigkeit bei S=R=1 : Q=Q=0 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Getaktete D-Latches D Q Q Takt Hardwaretechnische Grundlagen I Getaktete D-Latches D Q Takt Q Lösung des Problems der Zweideutigkeit: Der Eingang zum unteren AND-Gate ist immer das Komplement des Eingangs zum oberen, es können nicht beide Eingänge 1 sein. Ist der Taktgeber 1, wird der aktuelle Wert von D abgetastet und in der Latch gespeichert. Der gespeicherte Wert ist stets an Q verfügbar. (1-Bit-Speicher) Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Getaktete D-Latches D Taktgeber Q 1 1 0 1 0 Hardwaretechnische Grundlagen I Getaktete D-Latches D Taktgeber Q 1 1 0 1 0 Ist der Taktgeber 1, so wird der aktuelle Wert von D abgetastet und in der Latch gespeichert. Der gespeicherte Wert ist stets an Q verfügbar. Es handelt sich hierbei um einen echten 1-Bit-Speicher. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I Flip-Flop Auslesen und Speichern des Wertes einer Leitung zu einem bestimmten Zeitpunkt, Der Zustandsübergang der Schaltung tritt nicht ein, wenn der Taktgeber 1 ist, sondern beim Übergang von 0 auf 1 oder von 1 auf 0. Latch: pegelgesteuert (level-triggered) Flip-Flop: flankengesteuert (level-triggered) Möglichkeit: Einspeisen eines sehr kurzen Impulses in eine D-Latch, dazu ist ein Pulsgenerator für die Taktgabe erforderlich Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Pulsgenerator/Taktgabe Hardwaretechnische Grundlagen I Pulsgenerator/Taktgabe a b d c d Durch den Inverter wird eine kleine Ausbreitungsverzögerung erzeugt. a: Langer Taktimpuls b: a invertiert und verzögert c: identisch mit a b AND c: kurzer Impuls mit der Breite der Verzögerung des Inverters d: b AND c verschoben um die Verzögerung des AND-Gates b AND c c b a Zeit Elke Wilkeit / Bernhard Sonderhüsken SS 2001

D-Flip-Flop-Schaltung Hardwaretechnische Grundlagen I D-Flip-Flop-Schaltung D Q Takt Q Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Schaltsymbole D Q D Q D Q D Q CK CK CK CK Hardwaretechnische Grundlagen I Schaltsymbole D Q D Q D Q D Q CK CK CK CK Flip-Flop, Zustandsänderung auf der steigenden Flanke des Taktimpulses (Übergang von 0 auf 1) Flip-Flop, Zustandsänderung auf der fallenden Flanke des Taktimpulses (Übergang von 1 auf 0) Latch, Zustandseintritt bei CK=1 Latch, Zustandseintritt bei CK=0 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Register 8-Bit-Register Besonderheiten: Gruppierung der Taktleitungen, Hardwaretechnische Grundlagen I Register 8-Bit-Register Besonderheiten: Gruppierung der Taktleitungen, Alle 8 Flip-Flops werden bei steigendem Übergang geladen Gruppierung der Clear-Leitungen, Alle Flip-Flops werden in 0-Zustand versetzt, wenn Pin 1 auf 0 wechselt. Eine Parallelschaltung dieser Chips Ist möglich, dafür erfolgt die Verbindung von Pin 1 und Pin 11. Durch Parallelschaltung zweier solcher Chips erhält man ein 16-Bit-Register. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Speicherorganisation Hardwaretechnische Grundlagen I Speicherorganisation Speicher für 4 3-Bit-Wörter Dateneingänge I0, I1, I2 Adressen A0 , A1 Steuerung CS, RD, OE Datenausgänge D0, D1, D2 Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I Puffer Bei allen bisher behandelten Speichermodellen waren die Dateneingangs- und Datenausgangsleitungen unterschiedlich. In echten Speichern werden die gleichen Leitungen für Dateneingang und Datenausgang genutzt. Dafür müssen die Gates bei Leseoperationen mit den Datenausgangsleitungen verbunden, bei Schreiboperationen von diesen völlig getrennt werden. Dafür werden schnelle elektronische Schalter benötigt, man unterscheidet zwischen nichtinvertierenden und invertierenden Puffern. Nicht invertierende Puffer (a) Dateneingang, Datenausgang und Steuereingang. Bei Steuereingang = HIGH (b) verhält sich der Puffer wie ein Draht, bei Steuereingang = LOW wie eine offene Schaltung (c). Damit ist es möglich, den Datenausgang von Rest der Schaltung zu trennen und sehr schnell wieder hinzuzuschalten. Daten- eingang Daten- ausgang (c) (a) (b) Steuerung Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Puffer invertierende Puffer Hardwaretechnische Grundlagen I Puffer invertierende Puffer Dateneingang, Datenausgang und Steuereingang. Bei Steuereingang = HIGH verhält sich der Puffer wie ein normaler Inverter, bei Steuereingang = LOW wie eine offene Schaltung, der Ausgang wird von der Schaltung abgetrennt. Andere Bezeichnung: Tri-State-Geräte, weil sie drei Ausgabemöglichkeiten haben (o,1,offene Schaltung) Weitere Eigenschaft: Signalverstärkung. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I Speicherchips Es existieren unterschiedliche Organisationsarten für jede Speichergröße. Terminologie: Asserieren: Ein Signal wird für das Bewirken einer bestimmten Aktion gesetzt, es ist dabei egal, ob der entsprechende Pin auf HIGH oder LOW reagiert. Negieren: Das Gegenteil von asserieren. Beispiele: 4096Kx1 (4Mbit), 11 Adressleitungen, 1 Datenein –ausgabeleitung, gespeichert wird ein Bit. 512Kx8 (4Mbit), 19 Adressleitungen, 8 Datenein –ausgabeleitungen, gespeichert wird ein Byte. Hergestellt werden Chips mit einer Breite von 1,4,8 und 16 Bits. Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Speicherchips /Darstellung Hardwaretechnische Grundlagen I Speicherchips /Darstellung Elke Wilkeit / Bernhard Sonderhüsken SS 2001

RAM RAM (Random Access Memory) Statische RAMs (SRAM) Hardwaretechnische Grundlagen I RAM RAM (Random Access Memory) Statische RAMs (SRAM) Werden mit Schaltungen realisiert, die der grundlegenden D_Flip-Flop-Schaltung ähneln. Der Speicherinhalt wird solange gehalten, wie Strom fliesst. Schnelle Zugriffszeiten im Bereich von wenigen ns. Dynamische RAMs (DRAM) Bestehen aus einer Reihe von Zellen, jede Zelle enthält einen Kondensator und einen Transistor. Durch das Laden und Entladen der Kondensatoren lassen sich die Werte 0 und 1 speichern. Zur Vermeidung von Datenverlust muss jedes Bit alle paar Milisekunden aufgefrischt werden. DRAM benötigt nur einen Kondensator und einen Transistor pro Bit, wohingegen bei SRAM 6 Transistoren pro Bit benötigt werden.DRAMs haben somit eine hohe Dichte und erreichen damit eine höhere Speicherkapazität als andere Speicherarten. DRAM ist somit kostengünstiger, jedoch auch langsamer als SRAM. FPM-DRAM (Fast-Page-Mode DRAM) EDO-DRAM (Extended Data Output DRAM) SDRAM(Synchronous DRAM) RDRAM (Rambus DRAM) DDR-SDRAM (Double Data Rate SDRAM) Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Hardwaretechnische Grundlagen I ROM ROM (Read Only Memory), Daten werden bei der Herstellung in die Oberfläche eingebrannt, sie bleiben auch bei ausgeschaltetem Strom erhalten. PROM (Programmable ROM) Funktionsweise wie ein ROM, der Chip kann jedoch einmal programmiert werden (selektives Durchbrennen von Sicherungen) EPROM (Erasable Prom) Kann mit speziellen Programmiergeräten programmiert werden und durch Bestrahlung mit ultraviolettem Licht auch wieder gelöscht werden. EEPROM Byteweises Löschen durch Impulse, Neuprogrammierung vor Ort möglich, klein und langsam Flash-Speicher Speicher kann blockweise gelöscht und wiederbeschrieben werden, schnelle Zugriffszeiten im Bereich von 100ns, werden nach ca. 10.000 Löschungen unbrauchbar Elke Wilkeit / Bernhard Sonderhüsken SS 2001

Aufgabe S Q Q R A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 Zustandstabelle Hardwaretechnische Grundlagen I Aufgabe A B NOR 0 0 1 0 1 0 1 0 0 1 1 0 S Q Zustandstabelle S R Q Q Q R Bitte füllen Sie die Zustandstabelle für die oben dargestellte Schaltung aus. Elke Wilkeit / Bernhard Sonderhüsken SS 2001