1Ausgewählte Themen des analogen Schaltungsentwurfs Zusammenfassung Einführung Teilchendetektore – Sensorstrukturen, Verstärker, Rauschen, Geschwindigkeit MOS Transistor, Schwellespannung, Sättigung Rückkopplung, DC Versärkung, Eingangs-/Ausgangswiderstand AC Analyse, Theorie, Übertragungsfunktion, Impulsantwort, Einfluss von Rückkopplung, Zeitkonstanten, Formeln für Zeitkonstanten, Übertragungsfunktion von CS Verstärker Einfache Verstärker, CS, Sourcefollger, Kaskade, Kaskode ADCs, Komparator, Switched-capacitor Schaltungen (Ladungspumpen, Verstärker), Current-mode Schaltungen Stromquelle als Last, Stromspiegel Differentielle Verstärker – und 3. Stufig, Geschwindigkeit, Stabilität Einfach- und Doppeldifferentielle Verstärker, CM Rückkopplung, Rail-to-Rail Verstärker, Leistungsverstärker Front-End Elektronik für Teilchendetektore, Filter, ADCs Transtortheorie Rauschen Beispiele

2Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

3Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

4Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

5Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

6Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

7Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

8Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

9Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

10Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

11Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

12Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle 3I

13Ausgewählte Themen des analogen Schaltungsentwurfs Nonidealities of simple Current Memory Cells V I Output Resistance Charge Injection Nonlinearity Biasing

14Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

15Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

16Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

17Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle

18Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

19Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

20Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

21Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen !!!

22Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

23Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

24Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

25Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen !!!

26Ausgewählte Themen des analogen Schaltungsentwurfs Stromspeicherzelle - Fehlerquellen

27Ausgewählte Themen des analogen Schaltungsentwurfs An Active Current Memory Cell Simple Idea, only one problem solved

28Ausgewählte Themen des analogen Schaltungsentwurfs Better Implementation Three problems solved

29Ausgewählte Themen des analogen Schaltungsentwurfs Active Current Memory Cell with Switches Shown Wr Rd InOut

30Ausgewählte Themen des analogen Schaltungsentwurfs Current Memory Cell with Current Replication Wr Rd InOut

31Ausgewählte Themen des analogen Schaltungsentwurfs Cyclic ADC Principle Current Memory Cell -Iref Store +Iref 2X Sig Too High Too Low

32Ausgewählte Themen des analogen Schaltungsentwurfs Cyclic ADC with four Current Cells Wr Rd Ck Add/Sub Wr Rd Wr Rd Ck Add/Sub Wr Rd Ref Too High Too Low Too High Too Low

33Ausgewählte Themen des analogen Schaltungsentwurfs Cyclic ADC with for Cells – Illustration Go to 3…

34Ausgewählte Themen des analogen Schaltungsentwurfs wrrrnc lt ncccwr nc lt rdlt rd wrncrr rdlt rd ncwrcc rrnc rd lt ncccwr rd lt rdlt rd wrncrr rdlt rd ncwrcc SS 2(S-h 0 R+l 0 R) 2(2(2(2(S - h 0 R + l 0 R) - h 1 R + l 1 R) – h 2 R + l 2 R) – h 3 R + l 3 R) = Res wrrrnc lt S h0h0 l0l0 h1h1 l1l1 h2h2 l2l2 h3h3 l3l3 sample state 1sample state 2state3state4 state1state2state3state4sample state 1 2(2(S-h 0 R+l 0 R)-h 1 R+l 1 R) 2(2(2(S-h 0 R+l 0 R)-h 1 R+l 1 R)–h 2 R+l 2 R) memory cell comparator rd – read wr – write nc – not connected r – reset c – compare lt - latched States: ck2ck1ck3ck4 ck6ck5ck7ck8ck9 Res

35Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 2) Reg. cascode Double sampling DEPFET W NC R R R R L L R R W R R L L W R

36Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 3) Reg. cascode Double sampling DEPFET NC W R R C C L L W R R C C L L W R Z

37Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 4) Reg. cascode Double sampling DEPFET R R W NC L L R R R W R L L R R W R C

38Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 5) 77 Reg. cascode Double sampling DEPFET R R NC W L L C C R W R L L C C R W Z

39Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 6) Reg. cascode Double sampling DEPFET W NC R R R R L L R R W R R L L R W

40Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 7) Double sampling NC W R R C C L L W R R C C L L Reg. cascode DEPFET R W

41Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 8) Double sampling R R W NC L L R R R W R L L R R Reg. cascode DEPFET R W

42Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 9) Double sampling R R NC W L L C C R W R L L C C Reg. cascode DEPFET R W

43Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 10) Reg. cascode Double sampling DEPFET W NC R R R R L L R R W R R L L W R

44Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 11) Reg. cascode Double sampling DEPFET NC W R R C C L L W R R C C L L W R Z

45Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 12) Reg. cascode Double sampling DEPFET R R W NC L L R R R W R L L R R W R C

46Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 13) Reg. cascode Double sampling DEPFET R R NC W L L C C R W R L L C C R W Z

47Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 14) Reg. cascode Double sampling DEPFET W NC R R R R L L R R W R R L L R W

48Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 15) Double sampling NC W R R C C L L W R R C C L L Reg. cascode DEPFET R W

49Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 0) Double sampling R R W NC L L R R R W R L L R R Reg. cascode DEPFET R W

50Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 1) Double sampling R R NC W L L C C R W R L L C C Reg. cascode DEPFET R W

51Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 2) Reg. cascode Double sampling DEPFET W NC R R R R L L R R W R R L L W R

52Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 3) Reg. cascode Double sampling DEPFET NC W R R C C L L W R R C C L L W R Z

53Ausgewählte Themen des analogen Schaltungsentwurfs DCD2 (CNT = 4) Reg. cascode Double sampling DEPFET R R W NC L L R R R W R L L R R W R C

54Ausgewählte Themen des analogen Schaltungsentwurfs DCDB chip Power DO DI AI 3.24 mm