Bericht über Arbeiten zu Asynchronen Wave Pipelines Stephan Hermanns Sorin Alexander Huss
Übersicht n Was bisher passierte n Abgeschlossene Arbeiten Schnittstellen zum synchronen / statischen Umfeld Testunterstützung n Demonstrator-Chip: Kryptographie mit elliptischen Kurven
Asynchrone Wave Pipeline n Parallele Datenpfade und Kontrollpfad mit kohärenten Wellen n Wellen sind nur durch Logik getrennt n Request-Welle im Kontrollpfad zeigt Gültigkeit an
Gatter in Self-Resetting-CMOS n Benötigt gepulste Eingänge n Delay des Feedback-Pfades bestimmt Pulsbreite n Geeignet um Pulse zu propagieren
n Wandlung statische Signale Pulse Schnittstellen statische / synchrone Logik
n Wandlung statische Signale Pulse n Erzeugung des Requests
Schnittstellen statische / synchrone Logik n Wandlung statische Signale Pulse n Erzeugung des Requests n Verbindung Takt Request
n Wandlung und Synchronisation der Ausgabe n Verbindung Takt Request n Erzeugung des Requests Schnittstellen statische / synchrone Logik n Wandlung statische Signale Pulse
Testen n Einstellbarkeit der Pulsbreite im System
Ergebnisse
Zusammenfassung n Integration einer AWP in ein synchrones Umfeld Pulserzeugung Kopplung Takt Request Skew-tolerante Wandlung und Synchronisation n Testunterstützung für gepulste SRCMOS-Logik Variation der Pulsbreite
Ausblick n Modellierung eines SRCMOS Gatters Basiert auf geschlossenen Parametergleichungen Verbindet Logikwerte mit Werten der ET Grundlage für Aussagen auf Logikebene n AWP-Controller Modellierung Beschreibung der Eigenschaften Vergleich mit anderen asynchronen Controllern n Unterstützende Werkzeuge für den VLSI-Entwurf
Elliptische Kurven Krypto Prozessor n Berechnet k*P auf ell. Kurve n 270 bit breiter Datenpfad sicherer als RSA 2048 n 0.35 µm 3M CMOS n ~10 mm², ~200K Trans. n Full-custom AWPCMOS n Simulation vom extr. Layout mit 1 GHz bei typ Trans., 85°C, 3.1 V n Tape Out mit nächstem AMS CSD Run bei Europractice