Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen Walter.

Ähnliche Präsentationen


Präsentation zum Thema: "Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen Walter."—  Präsentation transkript:

1 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen Walter

2 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 2 Tabelle 8.1 Entwicklung einer Prozessor- familie JahrProzessorBemerkungen 1969/708008 19718008Siemens Second Source 19738080 19788086 19818088= 8086 mit 8-Bit externem Datenbus IBM-PC 198280186 198280286 198580386 198880386SX= 80386 mit 16-Bit externem Datenbus 1989804861,2 Millionen Transistoren ! 199080386 SLStromsparende Version 80386 199180486SX= 80486 mit 16-Bit externem Datenbus 199180486 50MHz 1993Pentium 1994Pentium ProAuf 32-Bit getrimmt 1997Pentium MMXGrafik-, Video-, Audio-Verarbeitung 1998CeleronPrivat-Anwender 1998Pentium II XeonServer, Workstations 1999Pentium III / XeonDesktop / Server 2000Pentium 4Neue Architektur, Front Side Bus, Befehlssatz 2001XeonDualprozessor

3 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 3 Tabelle 8.1 Entwicklung einer Prozessor- familie 2001ItaniumServer 64-Bit 2002Pentium 4 –MNotebookprozessor 2002Itanium 2Server 64-Bit 2004Celeron MMobile Plattform für Privatanwender 2005Pentium ExtremeErste Dualcore Prozessor 2005Celeron D64-Bit für günstige PCs 2006Core 2 DuoPC und Notebook Prozessor

4 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 4 Tabelle 8.2 Prozessoren: Namen und Aufgabengebiet ProzessorBeispielBitbreiteArtEinsatzgebiet µ-Prozessor6502, 68098-BitCISCallgemein, Home-Computer, PC 8080, 80858-BitCISCallgemein, PC, Industrie Z-808-BitCISCallgemein, PC, Industrie 6800016-BitCISCallgemein, Macintosh, 6802032-BitCISCallgemein, Macintosh 80x8616-BitCISCallgemein, PC Pentium32-BitRISCallgemein, PC i96032-BitC/RISCallgemein, Hybrid i86064-BitRISCallgemein / Workstation MPC60464-BitRISCallgemein, Server, Workstation Arithmetik-80878-Bitarithmetische Operationen prozessor8028716-Bitarithmetische Operationen 8038732-Bitarithmetische Operationen Signal-ADSP 210016-BitRISCDigitale Signalverarbeitung prozessorTMS 32016-BitRISCDigitale Signalverarbeitung DSP 5600124-BitDigitale Signalverarbeitung ADSP 2102032-BitRISCDigitale Signalverarbeitung DSP 9600032-BitRISCDigitale Signalverarbeitung TMS 3204032-BitRISCDigitale Signalverarbeitung Grafik-ET4000Grafik prozessorP910024-BitGrafik Vision86464-BitGrafik Controller80518-BitCISCFür spezielle Aufgaben 809616-BitCISCFür spezielle Aufgaben 8016616-BitCISC

5 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 5 Tabelle 8.3 Unterscheidungskriterien für Prozessoren KriteriumBemerkungen / typische Werte Allgemeine Register4,8 Arithmetische Register8 Index-Register4,8 Segment-Register4,8 Busbreite Adressbus nach außen4,8,16,24,32,64 Bit Busbreite Adressbus intern4,8,16,24,32,64 Bit Busbreite Datenbus nach außen4,8,16,24,32,64 Bit Busbreite Datenbus intern4,8,16,24,32,64 Bit Taktfrequenz5,8,10,16,20,25,33,50,66,100,150 MHz Datenfluss2,5,16,50,80,132,160 MByte/s Adressierbarer Speicherbereich64, 512 KByte; 1,16,32 MByte; 4 GByte Memory Management auf dem Chip I/O Adressierbarkeit64 KByte Adressierarten8,1,24 Interface für Arithmetikprozessor Cache1st Level, 2nd Level Pin-Anzahl40, 68, 100, 132, 228 Stromversorgung3,3V, 5V

6 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 6 Abb. 8.1 Anzeige des Hauptspeichers im Programm DEBUG.EXE C:\>debug -d2000:0020 2000:0020 E9 DF 00 50 52 80 3E CA-4C 40 74 E5 E8 B9 FD 72...PR.>.L@t....r 2000:0030 E3 8B 1E 18 59 B8 02 42-33 D2 8B CA CD 21 A3 C0....Y..B3....!.. 2000:0040 4C 89 16 C2 4C A3 C6 4C-89 16 C4 4C 8B F2 8B F8 L...L..L...L.... 2000:0050 B8 00 42 33 D2 8B CA CD-21 58 5B 53 50 05 0F 00..B3....!X[SP... 2000:0060 D1 D8 B1 03 B1 04 D3 E8-03 D8 8B D6 8B C7 83 FA................ 2000:0070 10 73 95 B9 10 00 F7 F1-0B D2 74 01 40 03 C3 72.s........t.@..r 2000:0080 87 2E 3B 06 02 00 77 80-89 3E A7 4C 89 36 A5 4C..;...w..>.L.6.L 2000:0090 5A 58 8B DA 83 E2 0F B1-04 D3 EB 03 C3 50 52 89 ZX...........PR. -r AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=24EE ES=24EE SS=24EE CS=24EE IP=0100 NV UP EI PL NZ NA PO NC 24EE:0100 FE3C ??? [SI] DS:0000=CD

7 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 7 Abb. 8.2 Blockbild des Signalprozessors 218x Analog Devices

8 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 8 Abb. 8.3 ADSP- 2106x Blockbild

9 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 9 Abb. 8.4 Einheiten des C515C-Controllers

10 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 10 Abb. 8.5 Blockschaltbild FullCAN Controller (Users Manual Infineon)

11 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 11 Abb. 8.5 Blockschaltbild C8051F340 8051 Kern Digitale Ein- Ausgänge Analoge Einheit Oszillator USB Controller 64/32 kB ISP FLASH FLEXIBLE INTERRUPTS 8051 CPU 48 MIPS DEBUG CIRCIUTRY 4 kB RAM PORWDT HIGH-SPEED CONTROLLER CORE USB Controller / Transceiver PRECISION INTERNAL OSCILLATORS Analoge Peripherie 10-bit 200ksps ADC TEMP SENSOR VREF VREG + - + - UART0 UART1 SPI SMBus PCA 4 Timers Ext. Memory I/F CROSSBAR Port 0 Port 1 Port 2 Port 3 Port 4 DIGITAL I/O

12 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 12 Auf dem Chip: 8051 Kern High SpeedChip Pipelined Instructions architecture 70% der Befehle mit 1 oder 2 Systemtakten 48 MIPS Erweiterter Interrupt Verwaltung Watchdog Timer 64/32 kB ISP FLASH FLEXIBLE INTERRUPTS 8051 CPU 48 MIPS DEBUG CIRCIUTRY 4 kB RAM PORWDT HIGH-SPEED CONTROLLER CORE Speicher 4352 Bytes RAM 64kB Flash

13 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 13 Auf dem Chip: AnalogteilChip Multiplexer Differentieller oder auf Masse bezogener Eingang 10-Bit A/D-Wandler Abtastfrequenz 200kHz Temperatursensor Vergleichspannung extern oder intern Option externer Wandlungsstart + - Analoge Peripherie 10-bit 200ksps ADC TEMP SENSOR VREFVREG + -

14 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 14 Auf dem Chip: Digitale Ein- AusgängeChip 40 Ports 5 V tolerant Hoher Strom SMBus – I2C SPI-BUS 2 UARTS 4 16-Bit Zähler / Zeitgeber 16-Bit Zähler-Array Ext. Speicherschnittstelle UART0 UART1 SPI SMBus PCA 4 Timers Ext. Memory I/F CROSSBAR Port 0 Port 1 Port 2 Port 3 Port 4 DIGITAL I/O

15 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 15 Auf dem Chip: TakterzeugungChip 0,25% Genauigkeit Taktrückgewinnung Unterstützung USB und UART Externer Oszillator 80 kHz Interner Oszillator Kann zwischen Taktquellen im Betrieb umschalten PRECISION INTERNAL OSCILLATORS

16 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 16 Auf dem Chip: USB Controller / TransceiverChip USB Spezifikation 2.0 Full speed 12 Mbps Low speed 1,5 Mbps Integrierter Takt Unterstützt 8 Endpunkte 1 kB USB Buffer Speicher Integrierter Sender Keine externen Bauteile USB Controller / Transceiver

17 Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 17 Abb. 8.6 Prototyp mit C8051F340 auf der EURO_535


Herunterladen ppt "Mikrocomputertechnik 8 Prozessorarchitekturen Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen Walter."

Ähnliche Präsentationen


Google-Anzeigen