MD, Entwicklung von Powerpointfolien Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Vorläufige Ergebnisse Synopsys Unser Ziel: Geschwindigkeit
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Optimierungsmöglichkeiten -set_ultra_optimization true –force höchster Optimierungsgrad, am zeitintensivsten -set_cost_priority –delay delay bekommt höchste Priorität maximales Delay muss durch set_max_delay gesetzt werden -Attributes -> Optimization Directives -> Flatten Logic sehr zeitintensiv, unklares Ergebnis -set_dont_use angegebene Gatter nicht benutzen
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Unsere Strategie Optimierung auf kritischen Pfad -kritischen Pfad ermitteln -mit set_max_delay –from… -to… optimieren neuer kritischer Pfad, endlose Optimierung from all_inputs() –to all_outputs() Optimierte Netzliste speichern, dann diese zur Optimierung heranziehen
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Zukünftige Einstellungen noch kein Gefühl für Fanout und Ausgangskapazitäten Abwarten der nächsten DesignStufe Prioritäten neu ordnen, Maximalwerte für Kapazitäten und Fanout angeben (set_max…) evtl. optimierte Gatter verwenden
Institute of Applied Microelectronics and Computer Engineering College of Computer Science and Electrical Engineering, University of Rostock Spezielle Anwendungen des VLSI-Entwurfs Special applications of VLSI design Unser Design Beste Einstellungen: set_ultra_optimization true –force set_max_delay 0.9 –from all_inputs() –to all_outputs() set_cost_priority –delay compile –map_effort high –exact_map –ungroup_all -boundary_optimization Ergebnisse: PowerAreaSpeed 207,66mW ,93ns