Multiprozessoren: Herausforderung für die Software

Slides:



Advertisements
Ähnliche Präsentationen
Message Passing Interface (MPI)
Advertisements

PC-Cluster.
Kapitel 7 Vektorrechner und Höchstleistungsrechner
Network-on-Chip basierende Laufzeitsysteme für dynamisch rekonfigurierbare Hardware Ronald Hecht Institut für Mikroelektrotechnik und Datentechnik Universität.
Abteilung EHS Eingebettete Hardware-/Software-Systeme Prof. Dr. Wolfgang Nebel Carsten Beth PDA Hörgerät Entwicklung eines PDA-basierten Hörgerätes.
Archivierung und Erschließung von Audio/Video-Material mit miless und MyCoRe F. Lützenkirchen Universitätsbibliothek.
Enno Rehling und Roger Butenuth, Uni-GH Paderborn: Arminius: Software für Linux-basierte SCI-Cluster Arminius: Software für Linux-basierte SCI-Cluster.
Stephan Hermanns Architekturkonzepte für semi-synchrone Controller auf der Basis der Asynchronen Wave Pipeline Schaltungstechnik Sorin Alexander Huss.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Betriebssysteme für mobile Endgeräte
1 Vorlesung Informatik 2 Algorithmen und Datenstrukturen (02 – Funktionenklassen) Prof. Dr. Th. Ottmann.
Vorlesung Informatik 2 Algorithmen und Datenstrukturen (02 – Funktionenklassen) Tobias Lauer.
OpenMP Präsentation im Rahmen des Seminars
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 14.1.
Vorlesung: Betriebssysteme © 2002 Prof. Dr. G. Hellberg 1 Studiengang Informatik FHDW Vorlesung Betriebssysteme 3. Quartal 2002.
7 Verteilungsabstraktion
Studiengang Informatik FHDW
von Dennis Braun Till Meyenburg Marvin Barghorn
Datenbanksystementwicklung – Praktikum & Vorlesung – WS 2004/2005
Virtualisierung mittels VMware und Datacore SANMelody
Introducing the .NET Framework
Virtualisierungslösungen
Verteilte Anwendungen
Angebotene Dienste und Leistungen/HRZ Peter Mann.
Redundanter Fileserver mit Heartbeat2 und DRBD - Linux-HA-Cluster
Schnittstellen in der Bildverarbeitung
AMDs Next Generation Die Hammer Familie Eine Kurzpräsentation von Frank Grümmert bei Herrn Prof. Dr.-Ing. Risse für das RST-Labor.
Was sind Cluster und wie sind sie aufgebaut
Inhalt Der Cell Prozessor Aufbau des Cells Platine Block Diagramm
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren
Rechneraufbau & Rechnerstrukturen, Folie 13.1 © W. Oberschelp, G. Vossen W. Oberschelp G. Vossen Kapitel 13.
Duo- und Quad Prozessor-Architektur
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Aufbau und Funktionsweise
F.Ladstätter und R.Elsässer VP Wissenschaftliches Arbeiten und Präsentation 13. Dezember 2001.
Die Computer der Zukunft?
Universität zu Köln Historisch-Kulturwissenschaftliche Informationsverarbeitung Softwaretechnologie II (Teil I): Simulation und 3D Programmierung Prof.
Hartmut Klauck Universität Frankfurt WS 04/05
Umweltdaten via Smartphone
Microsoft IT packt aus Alexander Ruzicka Juergen Goeler von Ravensburg
Hardware / Software Codesign Hardware versus Software.
3.4 CPU-Chips und Busse CPU-Chips
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
Computerarchitektur AMD Athlon und Multikernprozessoren
Computerarchitektur AMD Athlon und Multikernprozessoren
Oswald Haan GWDG – Kurs Parallelrechner-Programmierung mit MPI Grundlagen der Parallelverarbeitung Oswald Haan
Ein Vortrag von Simon Bayer
ADAT©2010 Dipl. - Ing. Andrea SabinSeite: 1 Version 1.0c Adat Semester 1.
XML (Extensible Markup Language)
Infoscreen 2.0. Agenda Motivation Projektorganisation Hardware Software Zukunftsvision.
Rechnerarchitekturen
JAVA/DSM A Platform for Heterogeneous Computing Serge F. Possono M. Technische Universität Muenchen (TUM) Lehr- und Forschungseinheit Informatik X Rechnertechnik.
Central Processing Unit von David Kleuker und Thomas Auner
Komplexitätsmanagment
Directors Prof. Dr.-Ing. K.D. Müller-Glaser Prof. Dr.-Ing. J. Becker Prof. Dr. rer. nat. W. Stork Institute for Information Processing Technology.
Universität zu Köln Historisch-Kulturwissenschaftliche Informationsverarbeitung Softwaretechnologie II (Teil I): Simulation und 3D Programmierung Prof.
Software Engineering SS04 Paralleles Programmieren FH Aachen, Prof. Dr.-Ing. Michael Trautwein Andrej Kühnal, Perez-Otuno Rodrigo.
Analyse und Umsetzung einer Filter-basierten Paketverarbeitungsmaschine für IP-Netzwerke Lehrstuhl für Systemarchitektur und Betriebssysteme Forschungs-
Max Haustein, Karsten Otto
Middleware in Java vieweg 2005 © Steffen Heinzl, Markus Mathes Kapitel 1: Architektur verteilter Systeme.
Distributed Database Systems Parallele Datenbanksysteme von Stefan Schneider.
Der Prozessor (CPU) Eine Produktion von Stefan Rüf.
Dr. Klaus Ruhlig Technology & Product Consulting Sun Microsystems, München Skalierbare Rechnerarchitekturen für ein DWH: Eine vergleichende Analyse.
Rechen- und Kommunikationszentrum (RZ) Strukturierte Datensammlung in verteilten Systemen für den DHCP-Service Tim Becker Seminararbeit / /
Multiprocessing mit OpenMPI Marius Albath. Vorlesung Betriebssysteme, Was ist OpenMPI Was ist OpenMPI OpenMPI Standard Setup OpenMPI Standard.
A. Steininger TU Vienna 1 Multicore eleganter Work-Around um die Design-Crisis Problemverschiebung in die SW (= auf höhere Ebene) ABER: hohe Parallelität.
CPU Furkan Dogan.
Shared Memory Programmierung: Grundlagen
 Präsentation transkript:

Multiprozessoren: Herausforderung für die Software Michael Pöttschacher

Agenda Gründe Multiprozessoren Theorie Leistungssteigerung Folgen Aktuelle MultiCore Systeme Ausblick 31.03.2017 Michael Pöttschacher

Multiprozessoren, warum? Moore’s Law: Rechenleistung verdoppelt sich alle 18 Monate Single-Core Systeme erreichen Technologiegrenzen Probleme: Verlustleistung, physikalische Grenzen → Lösung: Multiprozessorsysteme 31.03.2017 Michael Pöttschacher

Arten von Multiprozessoren (1) speichergekoppelt nachrichtengekoppelt 31.03.2017 Michael Pöttschacher

Arten von Multiprozessoren (2) Speichergekoppelt Multiprozessoren gemeinsamer Adressraum (shared memory) Kommunikation über diesen Adressraum Symmetrischer Multiprozessor (SMP) ein globaler Speicher Distributed-Shared-Memory System (DSM) physikalisch verteilte Speichermodule 31.03.2017 Michael Pöttschacher

Arten von Multiprozessoren (3) Nachrichtengekoppelte Multiprozessoren physikalisch verteilter Speicher prozessorlokale Adressräume Kommunikation mittels Nachrichten 31.03.2017 Michael Pöttschacher

Leistungssteigerung durch Multiprozessorsysteme Leistungssteigerung (Speed-up) T(1) ......... Ausführungszeit auf einem Einprozessorsystem (in Takten) T(n) ......... Ausführungszeit auf einem Multiprozessorsystem (in Takten) 31.03.2017 Michael Pöttschacher

Amdahls Gesetz a ….. Ausführungszeit des nur sequentiell ausführbaren Programmteils maximale Leistungssteigerung 31.03.2017 Michael Pöttschacher

Folgen für die Software „Free Lunch is over“ [Herb Sutter, Microsoft] Anwendungen müssen parallelisiert werden Data decomposition Functional decomposition erfordert: neue Programmiersprachen neue Programmiermodelle neue Tools 31.03.2017 Michael Pöttschacher

Folgen für die Entwickler parallele Programmierung (Concurrent Programming ) schwieriger fehleranfälliger zusätzlicher Aufwand Kommunikation Synchronisation genauere Kenntnisse über die Hardware 31.03.2017 Michael Pöttschacher

aktuelle MultiCore Systeme (1) UltraSparc T1 (Sun) 1,2 GHz 8 Kerne keine vollständigen Prozessoren alle Kerne teilen sich eine FPU nicht arithmetischer Anwendungsbereich zielt auf Leistung/Watt 31.03.2017 Michael Pöttschacher

aktuelle MultiCore Systeme (2) Cell BE (IBM, Sony, Toshiba) 4,6 GHz ein Power5 Kern, 8 Vektorprozessoren „System on a Chip“ Design zentrale Steuerung mittels vereinfachtem 64-Bit Power5 Prozessor (PPE, Power Processing Element) 8 unabhängige Synergistic Processing Units (SPU) 204,8 GByte/s schneller Interconnect 31.03.2017 Michael Pöttschacher

aktuelle MultiCore Systeme (2) 31.03.2017 Michael Pöttschacher

kommende MultiCore Systeme Vega-2 (Azul Systems) 64-Bit Prozessor 48 Kerne 812 Millionen Transistoren (Cell: 234) JAVA und .NET – Anwendungen beschleunigen verfügbar Ende 2007 31.03.2017 Michael Pöttschacher

Ausblick „In weniger als 10 Jahren werden Standardmikroprozessoren mehr als 128 Prozessoren auf dem Chip aufweisen“ [1] 31.03.2017 Michael Pöttschacher

Vielen Dank für Ihre Aufmerksamkeit

Quellenverzeichnis Feldrechner, Vektorrechner und Multiprozessoren www.informatik.uni-augsburg.de/lehrstuehle/ sik/lehre/ws/info1/folien/Info1_Kap3.pdf Betriebssystemkonzepte www.bs.informatik.uni-siegen.de/ www/lehre/ws0405/bs1/v02_4.pdf Alleskönner oder Hype - der Cell-BE-Prozessor http://www.tecchannel.de/technologie/prozessoren/444414/ IDF 2006: Software für mehrere Kerne http://praxis.thgweb.de/2006/10/03/idf_2006_4/page2.html [1] http://www.tecchannel.de 31.03.2017 Michael Pöttschacher